飞腾信息

GPGPU 芯片软件测试｜GPU Driver/CUDA Runtime 验证｜软硬件协同测试｜FPGA / 帕拉丁平台 Bring-up｜Linux 自动化测试 CI Jenkins 【岗位职责】 1.负责GPGPU芯片及相关软件栈的功能验证与测试，覆盖GPU Driver、CUDA Runtime、CUDA/OpenCL接口及相关芯片软件模块，完成测试用例设计、执行、问题分析及回归验证。 2.负责GPGPU芯片软件的系统级、模块级及稳定性测试，结合不同硬件平台开展功能、性能、兼容性及异常场景验证，定位软硬件协同问题。 3.负责FPGA、帕拉丁等芯片验证平台的软件测试与环境搭建，参与芯片Bring-up、功能验证及问题定位，能够结合测试日志、寄存器、Dump等信息分析软硬件问题。 4.负责测试自动化及CI测试体系建设，基于Jenkins、GitLab CI等平台搭建持续集成和自动化回归测试流程，实现代码编译、测试执行、结果收集、日志分析及测试报告自动化。 5.针对GPU计算、内存管理、多线程并发等场景开展专项测试，覆盖CUDA/OpenCL API、Kernel执行、Memory、Stream、Event等功能，并对异常、压力及长稳场景进行验证。 6.配合芯片设计、GPU驱动、CUDA Runtime及其他软件团队进行问题定位和闭环，分析测试过程中发现的软件及软硬件协同问题，推动缺陷修复及回归验证。 【任职要求】 1.熟悉C/C++，具备较好的Linux基础，熟悉Shell、Python等至少一种脚本语言，能够独立编写测试脚本、自动化测试工具及相关测试框架。 2.具备芯片软件验证或GPGPU测试经验，了解GPGPU基本架构和GPU编程模型，熟悉SM、Warp、Memory、Cache等基本概念，有GPU芯片或相关软件栈测试经验者优先。 3.具备FPGA、帕拉丁等芯片验证平台测试经验，了解芯片Bring-up、软硬件协同验证流程，有实际芯片流片前后验证经验者优先。 4.具备较好的测试分析和问题定位能力，能够通过日志、Core Dump、寄存器、Trace等信息定位软件及软硬件协同问题，熟悉GDB、Nsight等调试或分析工具者优先。 5.熟悉Jenkins等CI工具，有自动化测试平台、持续集成、自动回归测试及测试结果统计分析经验者优先。

【岗位职责】 1.负责AI芯片产品的战略规划与路线图制定，结合市场趋势与客户需求，定义产品形态及功能，负责AI芯片产品的全生命周期管理； 2.主导AI芯片产品的Roadmap规划，把控从需求分析、产品定义到开发测试、量产交付的全流程管理，确保产品按时高质量上市； 3.构建AI芯片产品的核心竞争力，跟踪竞品动态与技术趋势，结合市场需求与成本分析，定义产品关键参数与差异化竞争优势； 4.确保整机客户的对接和全流程管理：包括但不限于带领大客户专项团队做好客户的需求对接、落地跟踪和交付保证，确保客户满意度和业绩目标的达成； 5.推动AI芯片与生态伙伴的整合，完善产品规范等，提升整体产品体验与系统协作能力； 6.作为产品成功的第一责任人，负责AI芯片产品整体市场目标的达成，包括但不限于从确保产品按时、按质、按预算开发完成，到销售目标达成、上市后的市场表现、客户满意度及盈利能力的产品全生命周期管理。 【任职要求】 1.教育背景及工作经验： （1）全日制统招本科及以上学历；微电子、电子信息、计算机、AI等相关专业； （2）5年以上AI芯片、AI硬件或相关领域产品管理经验，主导过完整芯片产品开发周期并批量交付； 2.专业能力： （1）熟悉AI SoC芯片架构，熟悉芯片开发全流程； （2）对编译器、算子库、AI芯片框架有基本认知，能够与研发团队有效沟； （3）具备出色的沟通协调能力，能够驱动架构、设计、软件、BD、销售等多团队高效合作； （4）具备较强的市场敏锐度，能准确把握技术趋势与市场需求，善于从客户交流中提炼产品价值； （5）灵活、逻辑性强、沟通能力强。 工作地：长沙、北京、深圳、西安

GPGPU 芯片｜KMD/UMD 驱动｜Runtime 运行时开发｜CUDA｜C++ Linux 底层开发｜异构调度 岗位职责： 1. 具备编译器开发经验，熟悉 CUDA、C++ 及底层运行时架构设计，有 Linux 开发/部署经验； 2. 参与自研 GPGPU 芯片的运行时（Runtime）系统、内核驱动（如 KMD/UMD）的架构设计与开发； 3. 负责或参与底层软件模块的开发，如任务调度器、资源管理、内存管理模块、多流/多内核异构算子调度等； 4. 协助完成芯片的驱动适配、调试及在新平台上的移植工作，确保其稳定性和兼容性； 5. 撰写和维护相关的技术文档、设计文稿及单元测试。 任职要求： 1. 计算机、电子工程、微电子等相关专业，本科及以上学历； 2. 熟练掌握 C/C++ 语言，具备良好的编程基础、数据结构和算法知识，熟悉 Linux 开发环境； 3. 熟悉 GPGPU 编程模型，拥有 CUDA 或 OpenCL 等技术的实际开发经验； 4. 对计算机体系结构有深入理解，熟悉 GPU 的底层工作机制（如 Warp 调度、内存层次结构等）者优先； 5. 具备较强的分析问题和解决问题的能力，有主动性，具有良好的团队沟通能力。

【岗位职责】 1.高精度模型构建：负责 IP 级 AModel 开发，实现周期近似（Cycle-approximate）的性能模型。 2.微架构时序建模：将硬件规格中的时序逻辑（如流水线级数、打拍延迟）抽象为高效的模型代码，确保模型能准确反映硬件的实际吞吐。 3.架构探索与权衡：利用模型评估不同微架构方案（如 Buffer 深度、流水线切分、逻辑重组）对性能和功耗的影响。 4.性能瓶颈透视：通过分析仿真 Trace，识别硬件设计中的由于反压（Back-pressure）、气泡（Bubble）或访存冲突导致的性能损失。 5.跨团队协作：与架构师对齐微架构定义，与验证团队对齐性能基准。 【任职要求】 1.教育背景：计算机、微电子、通信工程等相关专业硕士及以上学历。 2.底层理论储备： 3.深度理解硬件构造：熟练掌握数字电路基础，理解信号打拍（Flop/Registering）对时序路径的影响；精通流水线（Pipeline）原理，包括流水线切分、冒险（Hazard）处理、停顿（Stall）与转发（Forwarding）机制。 4.掌握硬件交互逻辑：理解握手协议（Ready/Valid）、反压机制（Back-pressure）及仲裁策略（Arbitration）对系统吞吐量的影响。 5.体系结构知识：熟悉内存层次结构（Memory Hierarchy）、Cache 一致性协议、片上网络（NoC）架构。 6.技术栈要求： 精通 C++ 编程，具备良好的抽象建模能力及代码性能优化意识。 熟悉 SystemC / TLM 2.0 或其他相似框架，能处理基于离散事件驱动的复杂时序建模。 【加分项】 1.有 RTL 设计或验证经验，能够阅读 Verilog/SystemVerilog 代码并将其转化为等效 C++ 模型。 2.熟悉常见处理器或加速器的微架构（如指令发射、乱序执行、SIMD 单元、SIMT，TensorCore单元，DMA单元等）。

工作职责​ 1、负责AI大模型（如Transformer类、多模态模型）在自研芯片上的性能极致优化，覆盖训练与推理全流程； 2、深入AI框架层（PyTorch/TensorFlow）与CUDA软件栈，进行算子开发、内核融合及内存/通信优化； 3、主导关键模型（如LLM、Diffusion）的分布式训练与推理性能调优，突破算力与通信瓶颈； 4、构建芯片级算子性能分析工具链，推动软硬件协同设计迭代。 任职要求​ 1、计算机/电子/数学等相关专业本科及以上学历，3年以上AI底层开发经验； 2、精通CUDA编程与GPU性能优化，有算子库（如cuDNN、cutlass）开发或调优经验； 3、熟练掌握PyTorch/TensorFlow框架机制，具备模型训练/推理部署实战经验； 4、扎实的C++/Python能力，熟悉Linux开发环境及容器化工具链。 加分项​ 1、有LLM、视频生成等前沿模型优化经验，或参与过开源AI框架贡献； 2、熟悉芯片架构（如SIMT、内存 hierarchy），有AI芯片开发经验者优先； 3、发表过高性能计算/体系结构相关顶会论文或专利。

岗位职责 1．生态战略规划与体系搭建（1）根据飞腾芯片产品路线（CPU/AI）与公司市场战略，制定中长期生态建设总体规划、年度生态目标、伙伴分层体系、适配认证体系，输出生态地图与产业沙盘。（2）建立伙伴分类分级管理体系（操作系统、数据库、中间件、AI 框架、应用软件、整机 OEM、云厂商、行业 ISV、开源社区），设计伙伴准入、评级、激励、淘汰规则。（3）制定生态资源投入规划，管理生态预算，评估生态投入 ROI，向管理层定期汇报生态进展、短板、风险。 2．上下游伙伴拓展与战略合作（1）牵头头部伙伴战略合作谈判：OS、数据库、云厂商、服务器整机、AI 框架厂商，签订高层战略合作协议，推动联合实验室、联合方案、联合品牌。（2）负责重点伙伴关系维护，解决高层商务分歧，提升伙伴投入意愿，推动伙伴优先适配、优先发布飞腾兼容版本。（3）拓展行业 ISV 生态（金融、运营商、能源、政务、互联网、AI 算力），补齐行业应用软件短板，打造行业标杆方案。 3．软硬件适配、认证与技术生态建设（1）统筹飞腾芯片软硬件适配、兼容性互认证工作，建立适配测试流程、认证标准，推动伙伴完成产品在飞腾平台的迁移、调优、性能优化（CPU、DCU 大模型训练推理）。（2）对接开源社区（龙蜥、openEuler 等），主导飞腾在开源社区的技术贡献、代码合入、社区治理，运营开发者生态，完善编译、驱动、工具链生态。（3）协调内部研发、产品、测试团队，联动外部伙伴，解决重大适配、性能、兼容性卡点，形成可落地的软硬件栈。 4．生态联合营销、方案落地与商机赋能（1）组织联合方案打造、联合白皮书、联合测试报告、标杆案例包装；策划生态联合发布会、技术峰会、开发者大会、行业巡展。（2）建立伙伴赋能体系：技术培训、移植工具、样机资源、性能调优支持，提升伙伴基于飞腾平台的方案交付能力。（3）联动销售、行业拓展团队，挖掘生态联合商机，推动伙伴转单、联合投标，支撑信创与算力项目落地；跟踪重点生态项目闭环。 5．团队管理、流程与风险管理（1）搭建、管理生态团队，制定团队绩效目标、人才培养、考核激励，带领团队完成年度生态指标（新增伙伴数量、完成适配产品数、联合方案数量、生态拉动营收）。（2）建立生态合作全流程管理规范：伙伴入库、商务协议、样机出借、知识产权、合规风控，管控生态合作法律、知识产权、信息安全风险。（3）持续跟踪信创、算力、AI 产业政策与竞品生态动态（其他国产芯片），输出竞品生态对标分析，迭代飞腾生态策略。 任职要求 1．基本条件（1）统招本科及以上，计算机、微电子、电子信息等理工科优先；（2）10 年以上 IT / 服务器 / 芯片 / 信创行业生态建设、战略合作管理经验，至少 3 年团队管理经验；（3）熟悉国产 CPU、服务器软硬件栈，深刻理解信创产业，熟悉操作系统、云、数据库、中间件、AI 框架、整机产业链；（4）熟悉 ARM体系，有头部 OS / 数据库 / 云厂商 / 整机厂商高层合作资源优先；（5）有开源社区（龙蜥 /openEuler）生态经验加分。 2．能力要求（1）战略能力：能独立制定产业生态规划，看懂芯片产品路线，平衡技术、商务、市场目标；（2）跨组织统筹：极强内外协调能力，可拉动内部研发、产品、市场，外部多家厂商联合攻关；（3）商务谈判：具备高层商务谈判、战略合作协议起草、伙伴利益平衡能力；（4）技术理解力：听得懂芯片、固件、操作系统、应用适配、性能调优技术问题，能识别生态技术卡点；（5）结果导向，强抗压，适应高频出差，具备项目管理、预算管理、团队管理能力。3．优先加分项（1）有国内主流云（华为云、阿里云、腾讯云等）生态；（2）有国产芯片（CPU/GPU）生态总监 / 生态负责人经验；（3）有金融、运营商、政务、AI 算力行业 ISV 生态资源；（4）有大型信创项目、联合实验室、开源社区治理经验；（5）熟悉软硬件适配认证、性能 Benchmark、迁移调优流程。

GPGPU 芯片软件测试｜GPU Driver/CUDA Runtime 验证｜软硬件协同测试｜FPGA / 帕拉丁平台 Bring-up｜Linux 自动化测试 CI Jenkins 【岗位职责】 1.负责GPGPU芯片及相关软件栈的功能验证与测试，覆盖GPU Driver、CUDA Runtime、CUDA/OpenCL接口及相关芯片软件模块，完成测试用例设计、执行、问题分析及回归验证。 2.负责GPGPU芯片软件的系统级、模块级及稳定性测试，结合不同硬件平台开展功能、性能、兼容性及异常场景验证，定位软硬件协同问题。 3.负责FPGA、帕拉丁等芯片验证平台的软件测试与环境搭建，参与芯片Bring-up、功能验证及问题定位，能够结合测试日志、寄存器、Dump等信息分析软硬件问题。 4.负责测试自动化及CI测试体系建设，基于Jenkins、GitLab CI等平台搭建持续集成和自动化回归测试流程，实现代码编译、测试执行、结果收集、日志分析及测试报告自动化。 5.针对GPU计算、内存管理、多线程并发等场景开展专项测试，覆盖CUDA/OpenCL API、Kernel执行、Memory、Stream、Event等功能，并对异常、压力及长稳场景进行验证。 6.配合芯片设计、GPU驱动、CUDA Runtime及其他软件团队进行问题定位和闭环，分析测试过程中发现的软件及软硬件协同问题，推动缺陷修复及回归验证。 【任职要求】 1.熟悉C/C++，具备较好的Linux基础，熟悉Shell、Python等至少一种脚本语言，能够独立编写测试脚本、自动化测试工具及相关测试框架。 2.具备芯片软件验证或GPGPU测试经验，了解GPGPU基本架构和GPU编程模型，熟悉SM、Warp、Memory、Cache等基本概念，有GPU芯片或相关软件栈测试经验者优先。 3.具备FPGA、帕拉丁等芯片验证平台测试经验，了解芯片Bring-up、软硬件协同验证流程，有实际芯片流片前后验证经验者优先。 4.具备较好的测试分析和问题定位能力，能够通过日志、Core Dump、寄存器、Trace等信息定位软件及软硬件协同问题，熟悉GDB、Nsight等调试或分析工具者优先。 5.熟悉Jenkins等CI工具，有自动化测试平台、持续集成、自动回归测试及测试结果统计分析经验者优先。

芯片PQA质量工程师 岗位简介 负责芯片研发全流程过程质量保障，依托IPD研发体系，统筹项目从设计、验证、流片到量产导入的质量管控、风险识别、TR评审及过程合规，保障芯片项目高质量交付。 岗位职责 1. 负责芯片项目质量策划，制定质量计划、质量基线，跟进质量指标达成，输出阶段质量报告与风险评估。 2. 主导/参与研发全流程TR技术评审，审核各阶段交付物，把控设计、验证、流片、量产关键节点质量准入准出。 3. 开展研发过程质量稽查，落地研发流程规范，纠偏过程问题，保障项目流程合规、过程可控。 4. 对研发质量问题、交付缺陷进行根因分析，使用8D、5Why、FMEA等质量工具推进问题闭环与预防改善。 5. 沉淀质量案例与流程规范，持续优化研发质量体系，赋能团队质量能力提升。 任职要求 1. 本科及以上，微电子、集成电路、电子信息等相关专业。 2. 熟悉芯片完整研发流程（设计、验证、DFT、流片、封测、量产导入）。 3. 熟悉IPD体系、TR评审机制，具备芯片PQA、研发质量相关经验优先。 4. 掌握基本质量分析工具，具备风险识别、问题推进与跨部门协同能力。 优先项 有头部芯片企业IC研发质量、项目PQA实战经验，熟悉SoC/AI芯片项目流程者优先。

GPGPU 芯片软件测试｜GPU Driver/CUDA Runtime 验证｜软硬件协同测试｜FPGA / 帕拉丁平台 Bring-up｜Linux 自动化测试 CI Jenkins 【岗位职责】 1.负责GPGPU芯片及相关软件栈的功能验证与测试，覆盖GPU Driver、CUDA Runtime、CUDA/OpenCL接口及相关芯片软件模块，完成测试用例设计、执行、问题分析及回归验证。 2.负责GPGPU芯片软件的系统级、模块级及稳定性测试，结合不同硬件平台开展功能、性能、兼容性及异常场景验证，定位软硬件协同问题。 3.负责FPGA、帕拉丁等芯片验证平台的软件测试与环境搭建，参与芯片Bring-up、功能验证及问题定位，能够结合测试日志、寄存器、Dump等信息分析软硬件问题。 4.负责测试自动化及CI测试体系建设，基于Jenkins、GitLab CI等平台搭建持续集成和自动化回归测试流程，实现代码编译、测试执行、结果收集、日志分析及测试报告自动化。 5.针对GPU计算、内存管理、多线程并发等场景开展专项测试，覆盖CUDA/OpenCL API、Kernel执行、Memory、Stream、Event等功能，并对异常、压力及长稳场景进行验证。 6.配合芯片设计、GPU驱动、CUDA Runtime及其他软件团队进行问题定位和闭环，分析测试过程中发现的软件及软硬件协同问题，推动缺陷修复及回归验证。 【任职要求】 1.熟悉C/C++，具备较好的Linux基础，熟悉Shell、Python等至少一种脚本语言，能够独立编写测试脚本、自动化测试工具及相关测试框架。 2.具备芯片软件验证或GPGPU测试经验，了解GPGPU基本架构和GPU编程模型，熟悉SM、Warp、Memory、Cache等基本概念，有GPU芯片或相关软件栈测试经验者优先。 3.具备FPGA、帕拉丁等芯片验证平台测试经验，了解芯片Bring-up、软硬件协同验证流程，有实际芯片流片前后验证经验者优先。 4.具备较好的测试分析和问题定位能力，能够通过日志、Core Dump、寄存器、Trace等信息定位软件及软硬件协同问题，熟悉GDB、Nsight等调试或分析工具者优先。 5.熟悉Jenkins等CI工具，有自动化测试平台、持续集成、自动回归测试及测试结果统计分析经验者优先。

岗位职责 1.负责基于Hybrid Bonding技术的Chiplet系统集成方案设计，完成3DIC物理实现平台搭建与验证 2.参与先进封装（2.5D/3D）项目的物理设计流程开发，优化时序收敛与信号完整性，达成PPA目标 3.支持多项目并行流片，跟进从RTL到GDSII的全流程，确保按时交付率100% 任职要求 1.微电子、集成电路或相关专业本科及以上学历，0-3年数字后端或物理设计经验，优秀应届生可考虑 2.熟悉Synopsys/Cadence后端工具链（ICC2/Innovus），具备时序分析及物理验证实战能力 3.了解Hybrid Bonding、TSV等先进封装技术，有Chiplet或3DIC项目经历者优先 4.掌握Tcl/Python脚本编程，能独立开发自动化流程，具备数据分析能力 5.具备跨团队协作精神，能适应快节奏研发环境，有流片成功经验者加分地点：长沙/上海/深圳

岗位职责： 1. 主导CPU核心的3D逻辑折叠方案：负责将高性能CPU核（包括流水线前端、乱序执行中端、整数/浮点执行单元、Load/Store单元等）在3D堆叠的有源层间进行合理切割与映射，定义跨层信号划分策略，平衡层间线延迟与流水线级平衡 2. 层间微架构级PPA权衡：针对折叠方案进行细致的时序-面积-功耗建模，重点评估跨层关键路径的频率损失，分析层间TSV/Hybrid Bonding引入的寄生参数对核心最高主频的影响 3. 物理感知的RTL协同优化：协同RTL设计团队，根据折叠分区修改微架构，指导前端工程师进行RTL代码重构以适配3D物理约束 4. 时钟与复位网络重构：针对折叠后的CPU核设计低偏斜的3D时钟分发网络，评估跨层时钟偏斜对时序裕量的影响，并设计功耗管理方案 5. 物理设计闭环与签核：深度协同后端物理设计团队，利用布局布线工具进行早期探索，输出折叠布局规划约束，参与静态时序分析收敛 任职要求： 1. 教育背景与经验：微电子、集成电路设计或计算机体系结构硕士及以上学历，8年以上高性能CPU/GPU内核设计或物理实现经验，必须具备先进工艺下（7nm及以下）的流片经历，有3D IC逻辑折叠项目背景者优先 2. 深度微架构理解：精通CPU分支预测、乱序执行、访存子系统等关键逻辑的时序敏感点和面积瓶颈点 3. 物理设计基本功：熟悉数字后端实现流程（综合、布局、CTS、布线），能看懂STA报告并定位路径违例原因 4. 3D堆叠专项知识：理解2.5D/3D堆叠中的物理约束（TSV密度、微凸块电容、Hybrid Bonding间距），能够将这些物理参数量化为微架构层面的跨层穿越延迟惩罚

GPGPU 芯片｜KMD/UMD 驱动｜Runtime 运行时开发｜CUDA｜C++ Linux 底层开发｜异构调度 岗位职责： 1. 具备编译器开发经验，熟悉 CUDA、C++ 及底层运行时架构设计，有 Linux 开发/部署经验； 2. 参与自研 GPGPU 芯片的运行时（Runtime）系统、内核驱动（如 KMD/UMD）的架构设计与开发； 3. 负责或参与底层软件模块的开发，如任务调度器、资源管理、内存管理模块、多流/多内核异构算子调度等； 4. 协助完成芯片的驱动适配、调试及在新平台上的移植工作，确保其稳定性和兼容性； 5. 撰写和维护相关的技术文档、设计文稿及单元测试。 任职要求： 1. 计算机、电子工程、微电子等相关专业，本科及以上学历； 2. 熟练掌握 C/C++ 语言，具备良好的编程基础、数据结构和算法知识，熟悉 Linux 开发环境； 3. 熟悉 GPGPU 编程模型，拥有 CUDA 或 OpenCL 等技术的实际开发经验； 4. 对计算机体系结构有深入理解，熟悉 GPU 的底层工作机制（如 Warp 调度、内存层次结构等）者优先； 5. 具备较强的分析问题和解决问题的能力，有主动性，具有良好的团队沟通能力。

岗位职责 1、工艺潜力挖掘与单元定制：深入分析CPU核关键时序路径（寄存器堆读写、旁路转发、分支预测、Cache通路），识别标准单元库/存储编译器无法满足PPA极限的定制需求，驱动定制标准单元、定制寄存器堆/定制SRAM的定义与实现 2、RTL结构级工艺适配：参与CPU核RTL设计评审，基于工艺物理约束指导设计师调整关键路径的RTL实现方式（如拆分高扇出、重排流水级寄存器分布），从源头改善物理可实现性 3、物理设计深度协同：协同后端团队完成CPU核布局规划，基于DTCO分析输出模块级约束，将工艺洞察转化为可执行的物理设计规则 4、先进技术预研：跟踪先进工艺进展及物理设计技术，输出对CPU核微架构与物理设计的潜在影响分析报告 任职要求 1、背景与经验：微电子/集成电路/体系结构硕士及以上8年以上高性能CPU/GPU DTCO、物理设计或定制单元/存储器开发经验，有先进节点流片及硅后分析经历优先 2、CPU微架构理解：理解CPU核关键时序结构，能阅读RTL并识别工艺敏感点，提出结构级改进建议 3、物理设计与工艺专长：熟悉数字后端全流程；深入理解物理约束及标准单元库内部结构 4、定制设计能力：具备定制标准单元或定制SRAM/寄存器堆经验，能编写定制规格书并与库工程师/版图工程师顺畅对接 5、加分项：有标准单元库开发 / BSPDN评估 / SPICE仿真经验

岗位职责 1、参与自研 NPU AI Core 微架构规格定义，负责矩阵计算单元、向量单元、标量控制单元模块设计。 2、完成矩阵阵列、向量通路 RTL 实现与模块集成；执行 Lint/CDC 检查，配合综合，做模块级 PPA 收敛。 3、分析 CNN/Transformer 算子数据流，优化阵列分片、数据复用策略，提升算力利用率。 4、协同验证、后端、软件团队完成模块集成，定位功能与时序问题；输出设计文档。 任职要求 1、微电子、集成电路硕士，8年 以上DSA/NPU/AI 加速器 RTL 设计经验。 2、熟悉脉动阵列、GEMM 矩阵乘加，理解 AI 加速器数据流；熟悉 SystemVerilog。 3、熟悉数字 IC 流程：仿真、CDC、综合、STA；掌握 Tcl/Python 脚本。 4、加分：达芬奇架构、张量核 Tensor Core、大模型加速器经验。

岗位职责 1、负责GPGPU/NPU运行时核心模块研发与维护，主导并行任务调度、设备调试器、性能分析器等关键组件的架构设计与迭代，保障系统高并发、高稳定运行。 2、参与GPGPU/NPU运行时系统架构设计与优化，针对通用并行计算场景，迭代任务调度、软硬件协同、资源管理策略，降低调度时延，提升芯片算力利用率与整体系统性能。 3、基于Linux平台完成GPGPU/NPU运行时的开发、适配与部署，解决系统兼容、并发调度、资源抢占等底层问题，保障多场景稳定落地。 4、对标CUDA并行计算生态，完善自研GPGPU运行时能力，实现并行任务高效分发与管控，支撑通用算力计算、AI推理等各类并行计算业务落地。 5、负责运行时性能调优与问题攻坚，依托自研工具定位调度、算力、系统瓶颈，输出系统化优化方案，持续迭代并行调度体系。 任职要求 1、本科及以上学历，计算机、电子信息、人工智能、微电子等相关专业，3-5年GPGPU/NPU运行时、并行计算、Linux底层开发经验，优秀应届生可放宽。 2、扎实的C/C++编程功底，熟悉底层开发、数据结构与算法，具备良好的架构设计能力，可独立负责核心模块开发与迭代。 3、熟悉Linux原理与底层机制，精通Linux开发、调试与部署，掌握系统调度、内存管理、并发编程，可独立排查各类底层技术问题。 4、了解编译原理与操作系统底层调度，熟悉GPGPU/NPU运行时调度、调试与性能优化核心原理，有相关项目经验者优先。 5、熟悉CUDA编程模型、GPGPU并行计算架构及NPU硬件体系，具备CUDA或GPU/NPU并行计算开发优化经验者优先。 6、有GPGPU/NPU运行时调度、调试工具、性能分析组件开发经验，可独立完成功能迭代与性能攻坚者优先。