广东鸿钧微电子股份有限公司

办公地可选：上海、杭州、北京、长沙、西安 1. 协同芯片各个SS team DV共同开发进行对应验证工作； 2. 负责芯片硅前硅后验证； 3. 负责用例开发，环境搭建维护以及bug定位； 4. 负责和软件/EMU团队合作，确保验证的完备性； 任职要求： 1. 硕士5年以上相关经验，有成功流片经验，熟悉计算机体系架构，了解ARM架构者优先； 2. 精通SV和UVM，熟练掌握C/汇编； 3. 能有独立高质量完成testplan 和 feature list文档，能够独立开发/维护环境，有SS/SOC环境复用经验者优先； 4. 熟悉CMN、CHI、高速IO (DDR/PCIe)、CXL/SMMU/GIC/Core/MSCP/Security等协议； 5. 能够独立完成GLS环境开发以及仿真； 6. 熟练掌握 SVT AMBA VIP (APB/AHB/AXI/CHI) ； 7. 至少擅长 ruby/python/perl 脚本其中一个。

1. 负责鸿钧CPU产品和应用方案在客户侧的技术推广； 2. 与销售一起制定和实施客户策略，挖掘适合鸿钧产品的潜在应用机会； 3. 与鸿钧内部团队协作，制定具备竞争力的解决方案以满足客户需求； 4. 协助客户完成鸿钧CPU和相关服务器平台产品的导入测试以及POC测试； 5. 负责管理与客户的合作项目，从项目开始到落地的全周期项目推进与管理； 6. 跟踪客户的技术发展趋势并向鸿钧相关技术团队提供及时的反馈； 7. 建立与维护与客户关键技术人员之间的良好关系； 任职资格： 1.具备较强的学习能力和沟通表达能力，良好的跨部门协作能力； 2.电子/通信/计算机/自控类专业本科以上学历，5年以上相关工作经验； 3.有互联网或运营商客户支持经验优先； 技术要求： 1. 对服务器软件生态有广泛的技术理解(如操作系统，虚拟化，大数据，编解码，云计算，调试开发工具等） 2. 熟悉Linux操作系统架构，具备Linux系统下的测试脚本编写能力。 3. 熟悉服务器常用应用软件的测试环境搭建、测试以及性能调优。

北京/上海/杭州/长沙/西安都可 1、负责/参与芯片中 Core/NoC验证； 2、负责/参与用例开发，环境搭建维护，BUG定位； 3、独立完成交付件和评审； 4、参与和软件/EMU/SoC DV团队合作，确保验证的完备性。 任职要求： 1、本科5年或者硕士3年及其以上相关经验，熟悉计算机体系结构，有ARM架构背景； 2、精通SV和UVM，熟练掌握C/汇编； 3、能独立完成testplan和feature list文档，熟悉验证流程； 4、精通python或者perl脚本； 5、熟练使用Verdi&&VCS等EDA工具； 6、熟悉AMBA VIP (APB/AHB/AXI/ACE/CHI）优先； 7、具有良好的团队合作意识和问题解决能力。

1. 和架构团队一起定义高性能CPU的微架构设计，满足性能指标，高速电路的时序和低功耗要求； 2. 调研业界前沿微架构设计，探索及推动落地有竞争力的实现方案； 3. 编写RTL代码实现PPA极致最优的数字电路设计； 4. 与性能分析团队一起迭代，芯片性能持续改进达到业界一流； 5. 与后端团队一起前后端深度优化，实现挑战性的芯片频率及功耗目标。 任职要求： 1. 计算机、微电子、通信等相关专业背景，熟悉计算机体系结构、CPU流水线结构或Cache设计； 2. 熟悉CPU指令集架构，如RISC-V, ARM, x86； 3. 具有良好的Verilog/Systemverilog代码能力和高速电路实现经验； 4. 具有物理综合，时序分析收敛等方面经验； 5. 对新技术和前沿技术有探索精神，积极尝试论证； 6. 具有良好的沟通能力，团队协作和总结归纳能力。 岗位加分项： 1. 有CPU设计实现经验（学术或工业界），对一个或多个CPU模块微架构有深度理解； 2. 对CPU流水线或memory系统设计，算法设计等有深度开发经验； 3. 有微架构定义及PPA调优经验； 4. 有物理实现及前后端深度优化经验。

1、负责服务器CPU芯片架构预研与系统仿真工作，基于原型平台开展整机业务切片拆解、真实业务负载建模，支撑CPU架构选型、微架构参数迭代及子系统优化； 2、基于SystemC/TLM2.0完成CPU、Cache、AXI/CHI总线、DDR内存等关键子系统事务级建模与精度优化，搭建基于QEMU/Gem5/商用VDK的全芯片软硬件协同仿真环境，支持Linux系统及业务程序运行； 3、针对服务器调度、存储IO、网络转发、数据库等典型业务场景开展仿真测试，采集IPC、缓存命中率、访存延迟、总线带宽等核心性能指标，精准定位系统瓶颈，输出量化分析报告与架构优化方案； 4、开展多版本CPU架构、硬件参数、调度策略的对比仿真，为芯片参数定型和方案评审提供数据支撑；搭建仿真自动化工具链，沉淀可复用仿真模型与脚本，提升研发迭代效率； 5、联动架构、验证、内核驱动团队完成软硬件协同调试，提前规避架构缺陷与适配问题，保障芯片流片质量与整机性能落地； 任职要求： 1、本科及以上学历，微电子、计算机体系结构、集成电路等相关专业，3-5年CPU/SoC系统虚拟原型仿真、性能建模相关工作经验； 2、熟练掌握SystemC、TLM2.0建模技术，熟悉ARM/RISC-V架构、多核Cache一致性、片上总线及内存层级架构； 3、熟悉Gem5/QEMU/VDK任一仿真平台，具备全系统仿真环境搭建、业务负载调试能力； 4、熟悉服务器主流业务负载与性能测试工具，具备业务场景建模、性能分析与瓶颈定位能力； 5、熟练掌握C/C++、Python脚本开发，熟悉Linux系统及内核调度、内存管理基础原理； 优先条件： 1、有服务器CPU芯片系统仿真、架构预研、性能调优相关项目经验优先； 2、精通多核总线、Cache一致性、DDR系统性能优化者优先； 3、具备软硬件协同调试、内核驱动调优经验者优先； 岗位亮点： 1、核心前端预研岗位，深度参与CPU架构定义与方案决策，技术壁垒高、成长性强； 2、聚焦系统架构与性能优化，区别于传统RTL功能验证，工作内容核心且无重复内卷； 3、全覆盖CPU多核、总线、存储、系统调度核心链路，深耕服务器CPU核心技术赛道。

北京/上海/杭州/长沙/西安都可 1.负责PCIe/CXL/SMMU/DDR/UCIe/D2D相关功能的模块和系统级验证，包括前仿和gate level sim； 2.参与设计文档评审，制定验证策略； 3.负责验证交付的书写和评审，包括testplan/testpoint/test report等； 4.负责验证平台组件的开发、集成和支持向上复用； 5.负责测试用例的编写和回归； 6.负责代码、断言、功能覆盖率的制定、收集和分析； 7.负责性能场景制定和验证； 8.参与验证平台代码评审，参与质量提升活动； 9.负责对下游团队（SW/EMU/CV）的工作支撑； 任职要求： 1. 本科5年或者硕士3年及以上PCIe/CXL/DDR/SMMU/UCIe/D2D验证经验，有芯片量产和硅后调试经验、熟悉计算机体系架构、有Root Complex(RC)验证经验优先考虑； 2.具备AMBA总线协议知识背景，具备PCIe/CXL/SMMU/DDR/UCIe/D2D协议知识背景，熟悉功能特性； 3.熟练掌握UVM和SV语法，VIP使用或开发经验，C语言基础； 4.良好的团队精神，沟通能力强，有独立解决问题的能力；

可选办公地址：上海/杭州/深圳/北京 1.根据公司营销战略与业务发展需要，负责公司在互联网【BBAT】的业务拓展服务器芯片销售工作; 2.依据业务部整体战略，建立针对客户需求及相关软硬件方案供应商的基础设施的影响力和服务器芯片销售的策略，完成公司下达的年度.季度销售目标及其他相关长期业务拓展任务； 3.维护公司的现有客户，并拓展公司间的高层关系，准确及时反馈客户意见，形成良好互动； 任职要求： 1.本科及以上学历，计算机或相关专业优先; 2.5年以上针对互联网【BBAT】行业数据中心产品销售管理经验，有芯片销售经验者优先； 3.项目管理和销售经验，对ARM服务器芯片有一定认知； 4.有敏锐的市场意识，应变能力和独立开拓市场的能力，善于客户沟通和关系拓展； 5.具有强烈的进取心，精力充沛，乐观豁达，富有开拓精神。

可选办公地址：北京/上海/杭州 1.根据公司营销战略与业务发展需要，负责公司在互联网【BBAT】的业务拓展服务器芯片销售工作; 2.依据业务部整体战略，建立针对客户需求及相关软硬件方案供应商的基础设施的影响力和服务器芯片销售的策略，完成公司下达的年度.季度销售目标及其他相关长期业务拓展任务； 3.维护公司的现有客户，并拓展公司间的高层关系，准确及时反馈客户意见，形成良好互动； 任职要求： 1.本科及以上学历，计算机或相关专业优先; 2.5年以上针对互联网【BBAT】行业数据中心产品销售管理经验，有芯片销售经验者优先； 3.项目管理和销售经验，对ARM服务器芯片有一定认知； 4.有敏锐的市场意识，应变能力和独立开拓市场的能力，善于客户沟通和关系拓展； 5.具有强烈的进取心，精力充沛，乐观豁达，富有开拓精神。

办公地可选：上海、北京、杭州、长沙、西安 1. 主导SoC芯片部分模块者顶层的架构设计和规划，根据产品需求制定合理的技术方案； 2. 主导SoC芯片中部分模块或者顶层的设计、SDC设计、综合交付和时序分析； 3. 与验证、中后端设计团队紧密合作，确保芯片的功能、功耗、面积和性能满足要求； 4. 参与芯片的测试方案制定和调试工作，解决芯片在测试过程中出现的问题； 5. 跟踪行业技术发展趋势，为公司的产品研发提供技术支持； 任职要求： 1. 电子工程、微电子、计算机等相关专业，硕士5年以上芯片 SoC 设计经验； 2. 熟练掌握数字电路设计原理和方法，熟悉 Verilog/VHDL 等硬件描述语言； 3. 熟悉基于ARM处理器的芯片架构，有D2D/CMN/Core设计经验者优先； 4. 熟悉 AMBA 、CHI等总线协议； 5. 有大规模 SoC 芯片设计经验，有full chip sdc/timing signoff经验者优先，熟悉芯片设计流程和工具； 6. 具备良好的团队合作精神和沟通能力。

办公地可选：上海、杭州、长沙、西安、北京 1.参与复杂芯片DFT/DFD/DFR的测试方案和架构定义； 2.实现Physical Block/tile级别的DFT功能，包括Scan、Boundary Scan、MBIST、MBISR, Scandump等功能； 3.产生DFT模式的时序约束，并配合PR和FCT团队完成时序收敛； 4.负责R2R，R2G的formal 约束和formal检查； 5.负责Block和top level各种测试模式，包括Scan、Boundary Scan、MBIST、MBISR, Scandump测试向量的产生和验证，最终交付ATE量产测试向量和HTOL/Burn-in测试向量； 6.评估和建立先进的DFT/DFD/DFR工具链和流程； 任职要求： 1.硕士5年以上以上DFT设计、验证和量产测试经验； 2.熟悉Scan/ATPG、MBIST、MBISR、Boundary Scan、Scandump等DFT技术； 3.熟悉Tessent工具链、SMS、DFT compiler、Spyglass DFT、Conformal、Formality、DC、PT等工具； 4.良好的数字ASIC设计基础，包括STA、验证和RTL编码； 5.精通verilog、system verilog，并能完成DFT定制模块的RTL编写； 6.良好的脚本语言知识，如TCL，Python，Perl，shell，Makefile； 7.对日程安排和工作质量有强烈的承诺，良好的团队合作精神； 8.良好的英语听说读写能力。

1. 负责大型SOC片上高速互联网络的架构设计与开发； 2. 与验证团队合作，完成高速互联网络的验证； 3. 与中后端团队合作，输出SDC，参与综合/时序分析/面积功耗优化等工作； 4. 进行性能分析，充分优化延时、带宽等性能指标； 5. 跟踪行业最新技术趋势，提出创新的互连网络解决方案； 任职要求： 1. 电子工程、计算机工程或相关领域的硕士及以上学历，熟悉CHI、CHI C2C协议等； 2. 3年以上数字芯片设计经验，具备Mesh、Ring总线，一致性cache，Die间互联相关项目经验者优先； 3. 精通Verilog/SystemVerilog，精通RTL设计、仿真和验证流程； 4. 熟悉芯片设计流程，包括综合、STA（静态时序分析）和DFT（可测性设计）； 5. 具备良好的问题解决能力和团队协作精神。

职位信息-上海/杭州/北京/长沙/西安都可 1. 负责芯片级SOC验证； 2. Support芯片硅后验证； 3. 负责用例开发维护以及bug的定位； 4. 负责和软件/EMU团队合作，确保验证的完备性； 任职要求： 1. 本科5年/硕士3年以上相关经验，有成功流片经验，熟悉计算机体系架构，了解ARM芯片架构者优先； 2. 精通SV和UVM，熟练掌握C/汇编； 3. 能独立高质量完成testplan 和 feature list文档，能独立开发/维护环境； 4. 能独立书写功能覆盖率，协助DE一起分析代码/功能覆盖率，同时增补相应场景； 5. 有GLS验证经验者优先； 6. 有互联总线背景/Cache一致性背景优先； 7. 有Power/Perf 验证经验者优先； 8. 有服务器芯片系统级验证经验者优先 (梳理芯片级场景，提取SoC验证feature)； 9. 至少擅长 ruby/python/perl 脚本中的其中1个 ； 10. 熟悉SVT VIP (APB/AHB/AXI) 必须，有slow IO (I2C, I3C, UART, SPI etc,.) 使用经验者加分，CXL, CHI VIP使用经验者优先。 11. 熟悉GIC/MSCP/SEC/GIC等模块验证

1.负责大型芯片Block/SYS后端全流程RTL2GDS工作; 2.与前端设计和顶层布局深入合作，完成floorplan, pin assignment以及时钟结构优化等工作； 3.与前端/中端/DFT深入合作,保证设计可实现性与PPA全局优化； 4.采用先进的后端技术和高效的团队协作，交付有竞争力的后端实现工作。 任职要求： 1.电子、计算机等相关专业,硕士及以上学历，3~8年后端相关经验; 2.具备7nm及以下先进工艺的项目经验； 3.熟悉后端实现方法学,包括floorplan，时钟树优化, PPA提升, 功耗分析, IR/EM分析, PV检查等； 4.良好的团队协作精神，较强的责任感和追求卓越的工作态度。

北京/上海/杭州/长沙/西安都可 1、负责/参与芯片中 Core/NoC验证； 2、负责/参与用例开发，环境搭建维护，BUG定位； 3、独立完成交付件和评审； 4、参与和软件/EMU/SoC DV团队合作，确保验证的完备性。 任职要求： 1、本科5年或者硕士3年及其以上相关经验，熟悉计算机体系结构，有ARM架构背景； 2、精通SV和UVM，熟练掌握C/汇编； 3、能独立完成testplan和feature list文档，熟悉验证流程； 4、精通python或者perl脚本； 5、熟练使用Verdi&&VCS等EDA工具； 6、熟悉AMBA VIP (APB/AHB/AXI/ACE/CHI）优先； 7、具有良好的团队合作意识和问题解决能力。

1、端到端交付： • 负责服务器 CPU 从需求→架构→RTL→验证→物理实现→流片→封装→测试→量产的全流程管理； • 制定主计划与里程碑（WBS到L4），主导 TR1–TR6 技术评审，确保 24 个月内一次流片成功并进入量产； 2、资源与预算： • 管理跨职能团队（设计/验证/DFT/后端/封装/测试/供应链）； • 制定并跟踪预算，控制人力、IP、EDA、流片、封装及测试成本； 3、风险与质量： • 建立风险清单与应对预案，提前识别工艺、IP、产能、客户需求变更； • 推动 ISO 9001/26262 质量流程落地，良率、可靠性指标一次达标； 4、客户与生态： • 对接云厂/OEM 客户，锁定需求基线，协调 BIOS/BMC/Compiler 适配； • 组织早期样品验证，确保 SPEC、TPC、MLPerf 等性能指标满足市场目标； 5、流程与团队： • 引入 IPD+敏捷混合模式，沉淀模板和度量体系； • 培养PMP 认证项目经理，提升团队交付效率； 任职要求： 1、教育：微电子、计算机、电子工程本科及以上； 2、经验：10 年以上芯片行业经验，其中 5 年以上高性能 CPU/SoC 项目管理； 3、技能： • 熟悉 x86/ARM/RISC-V、DDR5、PCIe Gen5、CXL、Chiplet、先进封装等； • 熟练使用 Project、Jira、SAP PLM 等工具，具备 PMP 或同类认证； • 英语可作为工作语言优先，有 7 nm 及以下成功流片并量产案例优先； 4、素质：抗压、沟通/决策力强，能在多项目并行环境下快速推进。