无锡诚恒微电子有限公司

岗位职责 1.客户现场技术支持：配合销售进行客户拜访，深入客户研发一线，负责AI芯片产品在客户端的调试、测试与现场演示，解决客户在硬件设计、底层驱动及系统适配中遇到的技术问题。 2.Bug定位与反馈：作为客户与研发团队的桥梁，负责在客户端复现、定位产品Bug，输出详细的故障分析报告，并过滤无效需求，将核心改进建议反馈给产品与研发团队。 3.技术落地与攻关：负责立项后的项目技术管理，主导客户项目的导入与量产支持，确保产品顺利落地。 4.客户技术培训：面向客户研发人员开展产品技术宣讲、平台操作培训及参考设计的讲解。 5.竞品分析与情报收集：收集客户端竞品动态、市场情报及行业技术趋势，输出竞品分析报告，为销售策略和产品迭代提供决策支持。 6.内部资源协调：协调公司内部AE、研发等资源，推动客户关键问题的快速解决，提升客户满意度。 任职资格 1.教育背景：电子工程、计算机科学、微电子或相关专业，本科及以上学历。 2.工作经验：3年以上FAE、AE或软件研发经验；具有AI芯片、GPU、NPU或高端SoC相关背景优先。 3.技术能力： 3.1扎实的底层软件与编程能力：熟练掌握 C/C++，具备 Python/Shell 脚本能力；深入理解 Linux 系统（驱动、内核模块、设备树、启动流程），熟悉 BSP/固件开发与调试，能独立编写测试工具与调试样例。 3.2丰富的 AI 推理与模型优化经验：熟悉 AI 推理软件栈，掌握至少一种主流推理框架（如 TensorRT/ONNX Runtime/PyTorch 等）及模型格式（ONNX 等）；具备模型转换、算子支持评估、精度与性能调优经验；了解编译器/Runtime 体系，能与研发有效沟通算子缺失、精度偏差等问题。 3.3出色的软硬件协同调试与交付能力：熟悉常见硬件接口（如 PCIe/I2C/SPI 等），具备软硬件联调能力；熟练使用 GDB/Perf/Valgrind 等工具进行日志分析与性能剖析；熟悉 Git/CI 流程，有 SDK/参考设计/Demo 开发交付经验，能将共性需求沉淀为可复用软件资产者优先。 4.综合素质： 4.1具备优秀的逻辑分析能力和抗压能力，能适应高频次的客户现场出差； 4.2出色的沟通表达与跨部门协作能力，既能“听懂”客户诉求，也能“翻译”给内部研发； 4.3结果导向，具备强烈的客户成功意识。

岗位职责 1.端到端功耗解决方案设计与交付：负责基于公司AISoC芯片的整体功耗优化方案的策划与落地。深入分析客户产品在各种使用场景（如待机、轻载、高压、游戏、AI计算等）下的功耗表现，制定并执行优化策略，确保产品能效指标达到业界领先水平 。 2.深度客户技术支持与问题解决：作为功耗技术专家，为客户提供从架构设计到量产的全流程技术支持。快速定位、分析和解决客户在集成过程中遇到的复杂功耗与温升问题，包括但不限于异常功耗、续航不达标、过热降频等 。推动内部研发团队（如驱动、系统、硬件）进行联合调试与问题闭环。 3.功耗工具链与方法论建设：负责或参与公司功耗分析、调优框架及相关工具的开发与维护，提升团队整体的功耗问题分析效率 。建立和完善功耗测试、分析与优化的标准流程与方法论。 4.技术协调与需求转化：精准提炼客户对能效的真实需求，并将其转化为清晰的、可量化的产品需求，反馈给内部芯片设计、软件及架构团队，驱动下一代产品在功耗方面的持续创新和竞争力提升 。 5.生态构建与知识传递：编写高质量的功耗解决方案白皮书、应用笔记及客户培训材料。对客户和内部销售团队进行功耗方案宣讲和技术赋能 任职资格要求 1.计算机科学、电子工程、微电子、通信工程或相关专业本科及以上学历。 2.具备3年以上功耗相关领域的工作经验，例如：手机/终端芯片功耗优化、嵌入式系统电源管理、大型设备或数据中心的能效解决方案设计等。有芯片原厂或知名设备厂商相关工作背景者优先 3.核心技术能力： 功耗技术深度理解：深入理解低功耗技术，熟悉电源管理、CPU/GPU/NPU等核心计算单元的功耗特性及调度策略，对进程管理、休眠/唤醒、文件系统、网络等模块的功耗影响有深刻认识 芯片与系统知识：熟悉AISoC芯片的功耗架构，掌握主流的功耗分析工具（如Power Monitor、Systrace、Perfetto等）和使用方法 编程与数据分析能力：熟练掌握 Python 或 C/C++等语言，能够进行脚本编写、数据分析或工具开发。具备常见大数据处理/分析工具使用经验者更佳

1. 岗位职责 ▍ 1.1 主线任务：VLA / WAM 模型端侧落地 ● 负责 VLA 主模型（0.3B ~ 7B 级别）在 端侧SoC NPU 上的端到端落地，包括： ○ 模型选型与裁剪（OpenVLA / Helix / GR00T / Dexora / Being-H0.5 / π0 / x-VLA 等开源 VLA 的对比与适配） ○ 量化（INT8 / INT4 / FP8 / MXFP4）与稀疏化（2:4 结构化稀疏）方案设计 ○ MLA / FlashAttention / Paged KV Cache 等 KV 优化算法的实现与验证 ○ Flow Matching / Diffusion 解码器的硬件友好实现 ○ WAM 世界模型的设计与训练，在算力受限端侧SoC平台上的部署落地 ▍ 1.2 系统协同：与硬件 / 编译器团队对齐 ● 算子性能分析：识别 NPU 瓶颈算子，给硬件团队反馈 micro-architecture 建议 ● 内存访问模式优化：权重分块、KV 缓存复用、SRAM 调度策略 ● 基于 TVM / MLIR fork 落地编译器适配，处理自定义算子（MLA、FlashAttn 等） ● 与 ISP / 感知硬化（DPU）团队对齐：高置信度数据（depth / flow / foreground mask）多模态数据的处理；基于多模态数据的模型架构优化与重训 ▍1.3 端侧训练与微调 ● LoRA fine-tune 方案设计：如冻结主权重，仅训 adapter（5-30M 参数） ● 基于 RL 的任务级 fine-tune（强化学习 + 行为克隆混合） ● 训练数据闭环：与真机数据采集、回灌、增量训练流程打通，打造可持续学习平台 ▍ 1.4 Benchmark 与评估 ● 搭建端侧 VLA benchmark 体系（参考 LIBERO / SimplerEnv / RoboCasa / RoboTwin 2.0） ● 定义"端侧友好"指标：TOPS / token、内存峰值、首 token 延迟、稳态延迟 ● 实机部署与效果回归（可选参与真机测试） 【任职要求】 ▍ 2.1 必备能力 (Must-have) ● ① 前沿开源模型熟悉度（必须有深度实操经验） ○ 精通以下至少 2 类模型的源码级实现： ○ VLA：OpenVLA / OpenVLA-OFT / Helix / π0 / π0-FAST / GR00T N1.5 / Dexora / Being-H0.5 / StarVLA / x-VLA ○ WAM：VWA / Wall-OSS / Cosmos / iVideoGPT / DreamerZero ○ 多模态大模型：Qwen-VL / InternVL / LLaVA / Gemma 4 / SmolVLM（具备 image-text 对齐训练经验） ● ② 端侧 / 嵌入式部署经验（必须有真机落地经历） ○ 至少在以下平台之一有完整的模型部署经验（不是 demo 级，是产线级）： ○ 高通：高通 8550 / SA8295 / QCS8550 上的 NPU / DSP 模型部署 ○ 联发科：天玑 9300 / 9400 APU 上 Genio SDK 部署 ○ NVIDIA：Jetson Orin / Thor（Triton + TensorRT 优化） ○ 国产 NPU：地平线 /瑞芯微/算能/平头哥 等 ○ 熟悉端侧推理引擎至少一个：TFLite / TensorRT-Lite / SNPE / TVM / MNN / NCNN ○ 对端侧限制有第一手体感：DDR 带宽墙、KV cache 内存爆炸、首 token 延迟 vs 稳态延迟的取舍 ○ 有具身智能开发经验，熟悉VLA/WAM等模型，有机械臂、轮式/双足/四足机器人部署经验。 ● ③ 深度学习工程能力 ● 熟悉 PyTorch 源码级（能改 ATen / inductor 的输出） ● 熟悉 ONNX / TensorRT 转换 pipeline，踩过常见算子不支持 / 精度对不齐的坑 ● 熟悉分布式训练（DeepSpeed / FSDP / Megatron），至少 8 卡 + 实操经验 ● 能熟练写 CUDA / OpenCL / OpenGL ES Compute / Vulkan Compute 至少一个（不要求精通） ● 熟悉量化感知训练 (QAT) 与训练后量化 (PTQ) 全流程 ▍ 2.2 加分项 (Nice-to-have) ● 在 NPU / GPU 微架构团队待过，理解 SIMT / SIMD / systolic array / tensor core 的取舍 ● 熟悉 MLIR / TVM 编译器内部，做过算子融合 / auto-tuning ● 有过机器人 / 自动驾驶 / 具身方向项目经验（不限落地形态） ● 在 NeurIPS / ICML / ICLR / CoRL / RSS / ICRA 发过相关论文 ● 有模型量化、稀疏化、低比特训练等方向的实战经验 ● 懂硬件：能看懂 ASIC 数据手册，了解 SRAM / DRAM / NoC 基础，清楚模型在SoC平台上的优化点 ▍ 2.3 加分项 (Soft Skills) ● 能用清晰的语言把复杂技术讲给非技术同事听 ● 愿意在模糊目标下独立推进，能自己定义 milestone ● 对"模型压到端侧跑得动"这件事有热情，而不是"刷榜"导向

工作职责 1. 参与OR/DR需求、应用场景、备选架构以及PPA分析；负责芯片可实现分析，IP选型及IP可获得性评估。 2.主导自研IP开发，SOC集成开发（包括IP适配、总线拓扑、CRG、QOS、低功耗、安全、DFX等设计，以及子系统集成、全芯片集成设计），并对端到端设计进度和质量负责。 3.主导效率提升工具和平台建设，优化SOC设计流程、规范；制定各开发阶段的质量出口标准。 4.协同产品、验证、后端、封测和软件等团队，完成从上下游需求对齐到开发迭代等工作，保障芯片开发进度和质量，并顺利量产落地。 5.负责设计团队日常管理（包括绩效辅导、任务分工、绩效考核等工作）和组织能力建设。 任职资格 1.本科及以上学历，微电子，集成电路，计算机，电子通信等相关专业。 2.10年以上SOC芯片设计经验，有独立负责SOC芯片端到端设计开发经验和团队管理经验。有复杂SOC大规模量产的经验，有先进工艺流片经验。 3.熟悉SOC架构设计，熟练掌握总线，存储，高速接口，多媒体，CRG，低功耗，系统集成设计等相关知识。有丰富PPA优化经验。 4.有AI端侧SOC芯片开发经验或GPGPU芯片开发经验者优先。 5.具备良好的组织管理能力，沟通协调能力。

工作职责： 岗位职责 1、参与芯片需求分解与架构方案讨论，负责模块级设计规格（SPEC）撰写； 2、负责数字模块的 RTL 编码、代码审查与优化，配合验证工程师定位并协同完成问题 debug； 3、负责模块级逻辑综合、形式化验证与静态时序分析（STA），编写 SDC 约束，支撑时序收敛； 4、参与时钟复位设计、跨时钟域处理等工作，完成 PPA（性能 / 功耗 / 面积）评估与优化； 5、参与 FPGA 原型验证、芯片回片 bringup 支持与样片测试调试，编写设计文档与技术报告。 任职资格： 任职要求 必要要求： 1、电子、微电子、集成电路、计算机、通信、自动化等相关专业，2027 届全日制硕士应届毕业生； 2、精通 Verilog HDL，熟悉 SystemVerilog，具备扎实的数字电路理论基础，能够独立完成模块级 RTL 编码与仿真； 3、熟悉数字 IC 前端完整流程，熟悉 VCS、Verdi 仿真工具，了解 DC/PT/Formality 原理，有使用经验优先； 4、熟悉 AMBA（AXI/AHB/APB）总线协议、跨时钟域（CDC）处理、时钟复位（CRG）设计等基本设计方法； 5、掌握 perl/python/shell/tcl 中至少一种脚本语言；英语 CET-4 及以上，能熟练阅读英文技术文档与协议规范； 6、具备良好的沟通表达能力，思维活跃、乐于交流协作者优先。 加分要求： 1. 有 FPGA 开发、IC 流片（MPW）、RISC-V 开源芯片、AI/ISP/ 高速接口相关项目或竞赛经验； 2. 有 DC 综合、STA 时序分析、UPF 低功耗、形式化验证等 EDA 工程实操经验； 3. 熟悉 AI 加速器、NPU、VPU 、ARM等 AI SoC 相关设计优先。

工作职责 1. 负责SoC项目验证，确保零缺陷交付。 2.根据SOC架构定义，制定集成模块/子系统/系统级的验证计划，分解测试点。 3.搭建集成模块/子系统/系统级的验证平台和测试环境。 4.根据业务特点产生子系统/系统级的测试用例，包括定向用例和基于约束的随机测试用例。 5.与设计和底软团队紧密合作，高效提升验证覆盖率，保证按时高质量完成验证收敛。 6. 结合SOC架构和设计特点，紧跟业界趋势，探索适合的高效验证方法学 任职资格 1.熟练使用UVM和System Verilog进行验证平台搭建。 2.熟练使用perl/shell/makefile/python等脚本语言进行测试环境和工具开发。 3.对制定验证计划，分解测试点和验证覆盖率收敛有丰富的实际经验。 4.有高速接口（如PCIE/UCIE/USB/DDR）验证经验者优先 5.至少具有5年以上验证工作经验

工作职责： 1、协助正式工程师参与芯片需求拆解、模块架构方案讨论，配合完成模块级设计规格文档（SPEC）的整理与撰写工作。 2、协助完成数字模块的Verilog/SystemVerilog RTL编码、代码自查与优化，配合验证团队完成仿真调试，协助定位、跟进并修复设计问题。 3、协助开展模块级逻辑综合、形式化验证、静态时序分析（STA）基础工作，配合编写基础SDC约束文件，辅助完成时序收敛调试。 4、协助团队完成时钟复位（CRG）设计、跨时钟域（CDC）处理等基础工作，配合完成模块性能、功耗、面积（PPA）的基础评估与优化。 5、协助参与FPGA原型验证、芯片测试调试辅助工作，整理项目过程资料，完成各类设计文档、技术周报/报告的撰写与归档。 任职资格： 基础必要要求 1、电子科学与技术、微电子、集成电路、计算机、通信、自动化等相关专业，2027届及以后全日制硕博在读学生，基础优秀本科生可放宽考虑。 2、掌握扎实的数字电路基础知识，精通Verilog HDL语法，了解SystemVerilog，具备独立完成简单模块RTL编码与仿真的能力。 3、了解数字IC前端设计完整流程，熟悉VCS、Verdi等仿真工具的基础使用，对DC、PT、Formality等EDA工具原理有基础认知。 4、熟悉AMBA（AXI/AHB/APB）总线协议、跨时钟域处理、时钟复位设计等数字设计基础方法与理论。 5、掌握Perl/Python/Shell/TCL至少一种脚本语言，英语CET-4及以上，可熟练阅读英文技术文档、芯片协议规范。 6、具备良好的逻辑思维、学习能力和沟通协作能力，工作认真严谨，愿意深耕IC设计领域，能主动跟进解决技术问题。 优先加分项 1、拥有FPGA开发、开源RISC-V芯片、AI/ISP、高速接口相关课程设计、项目开发或学科竞赛经验。 2、具备DC综合、STA时序分析、形式化验证、UPF低功耗设计等EDA工具实操经验，有芯片流片（MPW）项目经验者优先。 3、熟悉AI加速器、NPU、VPU、ARM架构等AI SoC相关设计理念与流程者优先。 岗位福利 1、资深工程师一对一带教，全方位学习数字IC前端完整设计流程，积累真实芯片项目落地经验。 2、实习表现优异者可获得转正机会。 3、提供行业竞争力实习薪资、实习补贴，氛围轻松纯粹，专注技术研发，无冗余事务。 4、完整的项目培训体系，助力快速夯实IC设计专业能力，积累行业核心项目履历。

岗位职责 1、销售策略与目标管理 (1)参与制定与实现公司芯片的销售战略、年度/季度/月度销售目标及达成路径。 (2)动态跟踪边端侧AI-SOC竞争格局，调整销售策略以保持产品竞争力。 2、深度拓展行业 (1)参与边缘和端侧AI-SOC的市场开拓，挖掘品牌客户、ODM/OEM及IDH伙伴的市场需求，可以提供目标客户与场景的芯片解决方案。 (2)参与建立关键客户长效合作机制，定期拜访并推动项目从设计导入到量产。 3、生态合作的拓展 (1)可以拓展与算法公司的合作，联合算法公司等生态伙伴，打造“芯片+算法”一站式解决方案。 4、销售专业能力提升 (1)保持不断学习的能力，AI边端侧应用的场景在不断变化和增加，从中可以挖掘相关行业的客户。 任职资格: 1、本科及以上学历，电子工程、微电子学、计算机科学与技术等相关专业。 2、具有3年以上芯片上下游产业链，AI应用或者AI算法公司的工作经验，其中至少1年以上相关企业的市场、销售、解决方案等岗位经验。 3、有成功的可证明的市场、销售或销售支持业绩。 4、市场敏锐度与抗压能力并存，适应创业公司工作氛围与文化。

工作职责 1. 人才招聘与配置 ● 主导研发岗位招聘​：负责芯片设计验证、软件开发，算法等​​核心岗位​​的全流程招聘，包括需求分析、渠道拓展、候选人甄选及Offer谈判。 ● 招聘策略优化​：针对芯片行业人才竞争特性，设计高效的招聘解决方案（如技术社区挖猎、行业峰会人才对接），缩短招聘周期，提升核心岗位​​入职率与留存率​​。 ● 人才地图建设​：建立芯片领域人才库，动态跟踪行业人才流向，为业务提供前瞻性人才供给洞察。 2. 业务协同与组织发展​ ● 业务需求诊断​：深入参与研发团队战略会议，识别业务痛点（如项目人力缺口、团队结构优化），输出人力资源方案（如岗位重组、绩效激励设计）。 ● 人才发展体系​：参与关键技术岗位的​​胜任力模型搭建​​、晋升通道设计及继任者计划，推动高潜人才保留。 ● 组织效能提升​：通过员工满意度调研、离职数据分析，优化团队管理机制，降低核心人才流失率。 3. 人力资源运营​ ● 政策落地​：执行薪酬福利、绩效考核等人力政策，确保合规性并适配研发团队特性。 ● 员工关系管理​：处理劳动争议，组织技术沙龙、团队建设等活动，强化研发团队凝聚力。 任职资格 •经验：3年以上HRBP经验，芯片/AI行业背景优先。 •技能：精通招聘全流程，熟练使用招聘系统（猎聘/北森等），具备基础技术岗评估能力；有薪酬绩效/员工关系经验加分。 •素质：懂技术语言，能与研发团队高效对话；具备强沟通力与复杂问题解决能力。