曦智科技

职位概述 我们正在寻找一位对Linux计算驱动栈有深厚理解的驱动开发工程师。您将深度参与下一代OPU（光机计算加速器）硬件的用户模式驱动（UMD）和内核模式驱动（KMD）的设计、开发和优化工作。理想的候选人应对推动硬件性能极限充满热情，并致力于为AI和HPC工作负载打造稳定、高性能、功能丰富的驱动软件栈。 主要职责 参与设计、开发和维护Linux平台上的OPU内核驱动（KMD）和用户空间驱动库（UMD）。 与硬件架构师和验证团队紧密合作，参与硬件设计初期的驱动架构定义、功能Spec评审，并为芯片硅前硅后验证。 实现并优化针对现代AI框架（如PyTorch, TensorFlow）和HPC应用的计算驱动栈，包括但不限于API实现（如Level Zero, CUDA ）等。 负责驱动的性能剖析（Profiling）和调优，识别并解决性能瓶颈，最大化硬件计算单元利用率。 开发和执行驱动层的单元测试、集成测试和系统级测试，确保驱动的稳定性、安全性和可靠性。 分析和调试复杂的内核态和用户态问题，包括系统崩溃（Panic）、死锁（Deadlock）、内存泄漏和性能异常。 任职要求 必备条件： 计算机科学、电子工程或相关专业的本科及以上学历。 5年以上Linux平台驱动开发经验，至少2年专注于GPU/GPGPU驱动开发。 精通C/C++编程语言，具备良好的代码风格和软件工程实践。 深入理解Linux内核架构，尤其熟悉内存管理、中断处理、PCIe子系统等。 有用户模式驱动（UMD）开发经验，熟悉与KMD的交互机制（如ioctl, sysfs）。 较强的调试能力，熟练使用gdb, kgdb, ftrace, perf等Linux调试和性能分析工具。 良好的团队合作精神和沟通能力。 优先考虑： 熟悉现代GPU架构（如NVIDIA/AMD/Intel或类似加速器），了解指令集架构（ISA）、计算单元调度、缓存层次结构等。 熟悉至少一种主流GPGPU计算API（如OpenCL, CUDA, ROCm, Level Zero）的底层实现原理。 有从零开始开发或深度参与一款新芯片驱动开发的经验。 了解机器学习框架的基本原理和计算图。 熟悉CI/CD流程和自动化测试框架。

工作内容： 公司内部板级产品的固件开发，参与板级硬件bringup与调试，与硬件工程师review原理图。 要求： 熟悉stm32或者同类单片机开发，有独立项目开发能力。有量产产品开发项目经验。 熟悉常用的SPI, I2C, UART等总线，熟悉PID算法，有相关项目经验。 会看硬件原理图与芯片Spec。 熟练使用C, C++, Python。 有基于RTOS的固件项目开发经验。 有光模块及相关项目开发经验更佳。

工作职责 1.为深度学习AI模型和其他业务要求在异构计算芯片上进行算子开发 2.优化算子的性能，保证业务模型在芯片上的性能和精度 3.开发适用于异构计算芯片的融合算子，和上层软件栈协同定义融合算子接口 任职要求 1.相关专业本科或硕士以上 2.有为异构计算有为异构计算芯片开发深度学习相关算子的经验，熟悉为算子进行性能优化和找寻性能瓶颈的方法和工具 3.熟悉各类深度学习网络结构的关键算子底层实现细节 4.扎实的计算机科学功底和熟练的 C 和 C++编程能力 5.优秀的文档文献阅读学习能力 加分项 1.熟悉深度学习模型及其优化方法，常见的算子融合pattern。 2.了解常见AI异构计算架构及其优缺点，了解深度学习和神经网络芯片架构和原理； 3.熟悉linux编程环境和python

【职位概述】 该岗位将作为客户、产品管理及研发团队之间的核心桥梁，推动光互连解决方案在AI智算中心的高效落地。理想候选人需具备深厚的技术背景、系统性思维及跨领域知识，能够解决高性能计算（HPC）与AI基础设施中的复杂挑战，助力打造以光互连技术为驱动的未来AI算力网络。 【核心职责】 对外 - 客户端支持： 1. 解决方案设计与推广 -针对AI训练/推理、HPC及智能计算场景，设计标准化或定制化的光互连技术方案； -输出技术白皮书、案例分析及解决方案文档，面向客户进行技术宣讲与推广。 2. 客户项目全周期支持 -分析客户需求，设计适配AI/ML工作负载的技术架构（聚焦性能扩展、低延迟与高带宽优化）； -提供现场技术支持，包括系统集成、性能调优、故障排查（软硬件协同）； -通过测试验证、基准测试工具及诊断系统，协助客户完成方案落地。 3. 技术咨询与生态合作 -为客户提供光互连技术（交换机、光模块等）、协议（PCIe、RoCE v2）及AI基础设施的深度咨询； -协助客户构建端到端AI算力体系，提升光互连技术在智算中心的应用价值。 对内 - 跨部门协作： 1. 产品与技术协同 -将客户需求与市场趋势转化为产品定义与技术开发的输入，推动产品迭代； -参与制定光互连解决方案的标准化流程与技术规范。 2. 研发赋能与验证 -协助研发团队在AI场景下验证新技术（如先进光学封装、低延迟互连方案）； -设计参考架构，支持大模型训练（如大语言模型）与推理场景的优化落地。 【任职要求】 1. 技术背景： -电子工程、计算机工程、物理或相关专业本科及以上学历； -3年以上AI/ML基础设施、数据中心系统或高速网络（光/电）领域经验； -深入理解智算中心架构，熟悉AI/ML训练与推理流程、分布式计算框架（如TensorFlow、PyTorch）及GPU集群架构； -精通光通信技术（交换机、光模块、收发器）及协议（PCIe、RoCE v2、InfiniBand）； -具备实际操作经验：服务器/GPU硬件、交换机配置及性能分析工具。 2. 系统性思维能力： -能够从端到端角度设计并优化高性能系统（软硬件协同），解决AI算力瓶颈问题； -熟悉大模型训练挑战（如All-Reduce通信开销）及优化策略（如NCCL、RDMA）。 3. 软技能： -优秀的逻辑表达与沟通能力，能够向技术团队及管理层清晰传递复杂概念； -主动性强，能在快节奏环境中高效处理多任务，快速响应客户需求。 4. 优先考虑： -具有光模块设计经验（PAM4、相干光、硅光子）； -熟悉AI框架优化（TensorRT、Triton推理服务器）或分布式训练调度（Kubernetes、Slurm）； -具备实验室实操能力：光链路预算分析、误码率测试、延迟基准测试；

工作职责： - 设计、实现并测试与C++、中间表示（IR）及编译器传递（compiler passes）相关的编译器功能。 - 开发针对不同加速器定制的图生成与优化技术（如算子融合、布局优化等）。 - 将开源编译器技术整合至内部编译器基础设施中。 - 使用性能分析工具评估、理解并提升机器学习（ML）或通用计算负载的性能。 - 与解决方案/售前团队及硬件工程师组成的跨职能敏捷团队协作，共同推动光电计算技术的发展方向。 - 紧密跟踪光计算领域编译器与算法方向的工业及学术进展，并为计算机架构协同设计提供建议。 任职要求： - 拥有3年以上编译器设计经验及2年以上机器学习领域经验。 - 熟练掌握Clang和LLVM，具备扎实的理论基础与丰富的实践经验。 - 熟悉硬件架构（如GPU、NPU等）。 - 具备编写生产级C++代码的卓越能力，精通测试驱动开发（TDD）、持续集成/持续交付（CI/CD）及软件开发生命周期（SDLC）全流程（编码、调试、优化、测试与集成）。 - 了解针对ML与高性能计算（HPC）加速的并行化技术。 - 拥有计算机科学/工程硕士或更高学历，或具备同等级别的行业经验。 优先条件： - 熟悉GPU编程（如SYCL、CUDA、OpenCL）及深度学习库（如cuDNN、cuBLAS、ROCm）。 - 有NVDLA或其他NPU加速器设计经验。 - 熟悉开源深度学习框架（如TVM、MLIR、AKG、PyTorch 2.0等）。

职位描述： • 制定验证计划，利用UVM开发验证平台及用例， 覆盖率分析等任务 • 验证脚本的开发，维护，升级 • 与RTL和模拟设计人员密切合作 • 与美国设计验证团队合作 优选资格： • 在相关学科（如计算机科学、电气工程或计算机工程）获得学士学位或更高学历，且具有至少5以上年相关工作经验 • 具备逻辑仿真技能，包括验证平台设计、激励生成、覆盖率收集、一致性检查和调试 • 熟练掌握UVM/VMM/eRM和硬件描述语言，如SystemVerilog • 具备扎实的软件技能（C、C++、Python），用于开发和支持基础架构和流程 • 有形式验证经验者优先考虑 • 具备混合信号仿真和建模经验者优先考虑 • 了解深度神经网络和人工智能者优先考虑 • 具备流利的英语沟通能力者优先

职位描述：我们正在寻找一位经验丰富的资深物理设计工程师，加入我们的 ASIC 设计团队。理想的候选人应具备在先进finfet工艺和包含高速 I/O 接口（如 PCIE、DDR）物理实现的项目经验，并有能力处理大规模ASIC 设计的复杂挑战。 主要职责： 负责基于先进finfet工艺的大规模 ASIC 设计的完整物理设计流程，包括但不限于布局规划、布局、时钟树合成（CTS）、布线及物理验证。 熟练掌握并应用现代物理设计流程，包括静态时序分析（STA）、电阻电容提取（RC extraction）、版图后仿真验证等。 与团队成员合作，协作RTL/DV/DFT/AMS同事进行前端设计和测试，确保设计满足所有功能、时序、功耗和工艺验证要求。 协助封装系统团队，解决设计过程中的高速信号完整性（SI）和电源完整性（PI）问题，优化设计以满足或超越性能指标。 负责设计阶段的审查会议，包括前布局和后布局审查。 指导和培训初级工程师，提升团队的设计能力和效率。 职位要求： 电子工程、微电子学、半导体物理或相关领域的学士或以上学位。 至少8年在 ASIC 物理设计领域的工作经验，其中至少3年涉及先进finfet工艺和高速 I/O 设计。 精通 Cadence、Synopsys 或其他行业主流物理设计和验证工具。 对 ASIC 设计流程和标准有深入理解，能够独立管理从设计到验证的全过程。 出色的问题解决能力，能够在压力下工作，并满足项目的紧迫时间表。 优秀的沟通能力和团队合作精神。

工作职责 1、优化深度模型，降低推理时延，提升吞吐，包括但不限于模型剪枝、模型量化、模型蒸馏、模型压缩等。 2、适应并充分利用光计算硬件资源，控制模型部署成本; 3、对模型量化和部署时存在的精度与性能问题进行分析和调优，识别和解决瓶颈问题，提高模型速度; 任职要求 1、相关领域专业硕士或者博士 2、有深度学习应用加速和优化的经验，熟悉常见的模型优化技术如量化、稀疏等，并能够根据不同场景和硬件平台进行针对性的优化; 3、 熟悉各类深度学习网络结构和算子底层实现细节; 4、熟练掌握TensorFlow、PyTorch等至少一种深度学习框架; 5、有机器学习方面如 CV, NLP等领域的相关经验；. 6、熟练的Python和C++编程能力； 7、优秀的文档文献阅读学习能力； 加分项 1、 熟悉GPU硬件结构，有CUDA开发、优化经验。熟悉TensorRT/Triton/Cutlass经验者优先; 2、熟悉LLM主流推理引擎，如FasterTransformer/vLLM。熟悉常见的推理优化方法，如FlashAtention、paged attention、Continuous Batching、Speculative Decoding优先; 3、有算法框架底层优化/研发经验者优先;

职位概述: 我们正在寻找一位经验丰富的高级RTL/微架构工程师加入我们的创新团队。理想的候选人应具备丰富的DSA（领域专用架构）ASIC的RTL设计和微架构经验，并且对GPU架构、AI加速和大型语言模型推理负载有深入了解。此职位将涉及设计和优化硬件组件，这些组件是我们先进光计算系统的核心组成部分。此外，熟悉通用GPU（GPGPU）工作负载以及LLAMA训练和推理过程也是非常理想的。 主要职责: RTL设计: 为DSA ASIC开发高质量的RTL代码，确保最佳性能、功耗效率和面积利用率。 微架构开发: 定义和记录关键模块的微架构，包括数据通路、控制逻辑和接口协议，重点集成PIC和EIC组件。 AI加速: 设计和优化用于AI工作负载的硬件加速器，如神经网络处理单元、矩阵乘法引擎和其他专用计算单元。 GPU工作负载优化: 分析和优化GPU工作负载，确保资源高效利用和吞吐量。 熟悉GPGPU工作负载: 开发和优化能够高效处理GPGPU工作负载的设计，利用其并行处理能力。 LLAMA训练和推理: 了解并实施支持LLAMA训练和推理过程的硬件解决方案，重点关注高效执行和数据处理。 验证和调试: 与验证团队合作，制定测试计划，调试RTL代码，确保设计的功能正确性和鲁棒性。 系统集成: 与跨职能团队紧密合作，集成和验证整体系统架构中的设计，特别是关注PEs、PICs和外部接口之间的相互作用。 性能分析: 进行详细的性能分析和调优，识别并缓解瓶颈，以满足严格的性能目标。 硬件和软件协作: 与硬件和软件团队协作，确保硬件组件与软件系统的无缝集成，包括固件开发、驱动支持和系统级优化。 文档编写: 创建全面的设计文档，包括规格说明、设计评审和技术报告。 资格要求: 教育: 电子工程、计算机工程或相关领域的学士或硕士学位。 经验: 至少8年ASIC的RTL设计和微架构经验，重点在DSA系统。 技术技能: 精通硬件描述语言（HDL），如Verilog和VHDL。 具备DSA ASIC、GPU架构和AI加速技术的强大背景。 熟悉RISC-V架构，并了解光子集成电路（PIC）。 对大型语言模型推理和工作负载管理有深入理解。 熟悉GPGPU工作负载和LLAMA训练与推理过程。 精通综合、时序分析和功耗优化技术。 具有FPGA原型设计和硬件仿真平台经验者优先。 硬件和软件协作: 在固件开发、驱动支持和系统级优化方面与软件团队密切合作的经验。 软技能: 优秀的问题解决能力，强大的沟通能力，能够在快节奏的环境中协同工作。

岗位职责： 1、Serdes IP验证测试Debug 2、自动化脚本开发 3、光模块系统性能测试验证 技能要求： 1、熟练操作网络分析仪，BERT，采样示波器等高速测试设备 2、熟悉ieee或PCIe标准 物理层测试 3、熟料使用python，能开发自动化测试脚本 4、有光模块测试经验优先，测试32G/64G/112G Driver TIA经验优先。 5、有较强的模拟电路基础，特别是高速模拟信号相关知识 6、有一定的信号系统知识

工作职责 ▪ 为深度学习AI模型和其他业务要求在异构计算芯片上进行算子开发 ▪ 优化算子的性能，保证业务模型在芯片上的性能和精度 ▪ 开发适用于异构计算芯片的融合算子，和上层软件栈协同定义融合算子接口 任职要求 ▪ 相关专业本科或硕士以上 ▪ 有为异构计算有为异构计算芯片开发深度学习相关算子的经验，熟悉为算子进行性能优化和找寻性能瓶颈的方法和工具 ▪ 熟悉各类深度学习网络结构的关键算子底层实现细节 ▪ 扎实的计算机科学功底和熟练的 C 和 C++编程能力 ▪ 优秀的文档文献阅读学习能力 加分项 ▪ 熟悉深度学习模型及其优化方法，常见的算子融合pattern。 ▪ 了解常见AI异构计算架构及其优缺点，了解深度学习和神经网络芯片架构和原理； ▪ 熟悉linux编程环境和python

岗位职责： 负责互联拓扑方案的可行性分析，制定有竞争力的软件方案 跟踪业界主流互联方案，探索实施路径 制定大模型场景（如LLM）中，大规模集群计算的集合通信方案 设计互相方案的功能和性能原型 与多个领域的架构师合作，保障架构定义和规范的及时交付 岗位要求： 计算机科学相关专业本科及以上学历，10年以上工作经验 深入了解计算机体系结构、网络和交换技术 熟悉PCIe、CXL、IB/Ethernet和NvLink/NvSwitch等方案，至少在其中1项中有开发经验 有集合通信库开发经验（比如NCCL） 有使用、开发互联方案功能和性能原型的经验 精通程序设计，熟悉Linux工具和常用脚本语言，能够快速验证自己的想法 拥有良好的系统交付的成功记录 良好的口头和书面沟通能力、团队协作能力

岗位职责： 1、熟练使用 Cadence EDA 工具进行layout设计； 2、独立完成PCB：封装设计、布局、布线设计； 3、独立组织完成PCB设计的检查、评审； 4、负责与PCB生产厂家的工程沟通。 任职要求： 1、电子通信自动化相关专业，本科以上学历； 2、五年以上专职PCB layout工作经验； 3、有高速服务器/交换机/AI加速卡等数通产品开发经历； 4、有丰富的多层HDI layout 经验 5、有较强的沟通协调和表达能力，责任心强； 6、了解信号完整性理念及单板工艺规范。

工作职责 1. 开发公司技术路线规划中的模拟/混合信号部分； 2. 与硅光/封装等团队共同开展跨学科的技术路线探索开发； 3. 负责AMS IP的具体架构选择和设计； 4. 负责AMS测试芯片的规划，流片和测试； 5. 协调AMS IP的文档建立。 职位要求： 1. 10年以上学界/业界经验的模拟/混合电路设计工程师 2. 精通高速模拟电路工作原理，设计技巧及关键参数，包括但不限于TIA, SERDES，DAC/ADC, BANDGAP, LDO, OPAMP, COMPARATOR； 3. 熟悉深亚微米CMOS工艺，具备多次成功流片经验，具备完整的产品经验； 4. 熟悉IC设计开发流程，熟练使用常用的EDA开发工具； 熟练使用常用的测试仪器（示波器、频谱仪、网络分析仪等）； 5. 具备独立解决问题的能力，良好的沟通能力和合作态度。

主要职责: 与市场部门合作，参与AI算力芯片产品定义 完成AI算力SoC芯片架构设计，NoC/Mesh/CMN 设计，PPA分析 Transaction Level 建模仿真，架构性能评估 与SoC RTL团队合作，协助完成SoC子系统的微架构设计 与SoC 验证团队合作，从系统角度提出各种验证平台上的功能/性能验证需求 与前端/后端团队合作，协助完成子系统划分，Paper Floorplan 资格要求: 教育: 电子工程、计算机工程或相关领域的学士或硕士学位 经验:: 10年以上RTL设计/微架构/架构经验 技术技能: 精通Verilog或VHDL SoC架构设计经验， 软硬件协同设计经验 AI算力芯片经验 3D stack算力芯片经验 软技能: 优秀的问题解决能力，强大的沟通能力，能够在快节奏的环境中协同工作。