曦智科技

工作职责 市场拓展：负责区域政府、央国企客户群的算力市场开拓，挖掘智算中心建设、算力租赁及集群采购需求； 全流程销售：整合公司芯片、光模块、服务器、算力集群等产品能力，独立完成客户拜访、方案演示、商务谈判、合同签订及回款跟进； 大单攻坚：主导单个合同金额2000万元以上的销售项目，重点突破大规模算力中心（单集群千卡以上）的招投标及落地； 生态协同：与GPU厂商（沐曦/天数/BR）、服务器厂商（新华三/浪潮等）协同，推动定制化方案在客户侧的应用； 趋势洞察：紧跟智算集群市场动态（出资方、运营方、设备方），反馈客户对技术路线、成本、交付周期的诉求。 任职资格 必备条件 拥有政府或央国企（尤其是能源、交通、通信、金融等领域）直接客户资源，有成功的算力中心/数据中心销售案例，单项目销售额不低于2000万元； 技术理解力 本科及以上学历，理工科专业（微电子、计算机、软件工程、自动化等优先）； 了解人工智能基础技术栈（训练/推理、GPU并行计算、集群组网），能清晰阐述智算集群的采购决策链和成本构成。 综合素质 强自驱、有狼性、人品可靠，愿意长期深耕一线销售； 能适应全国范围内高频出差，覆盖多个省区或大区； 对国产算力有高度认同感，愿意推动新兴产品形态的市场化。

工作职责 1、客户需求分析与转化：深入理解客户在 AI 模型（如ASR、CV 或LLM）部署方面的需求，评估光计算硬件的适配性，并制定针对性的部署技术方案。 2、跨部门协同（对内）：将客户反馈的问题、硬件边界情况及工具链改进需求准确传递给架构师、芯片设计和 SDK开发团队，推动产品的迭代优化。 3、技术支持与交付（对外）：负责板卡现场或远程的安装调试、故障排查及技术培训，编写面向用户的技术文档、集成手册和示例代码（Demo）。 4、生态建设相关技术问题：维护开发者社区或重点客户关系，收集行业竞品动态，辅助完善公司软硬件生态建设。 任职资格 1、计算机、电子工程、微电子、光学或相关专业本科及以上学历。 2、 熟练掌握C/C++及 Python编程，有扎实的算法和数据结构基础。 3、 熟悉常用 AI框架（PyTorch, TensorFlow, ONNX 等）及模型部署流程，熟悉低比特量化技术。 4、对算力芯片架构（如GPU, NPU 或FPGA）有一定理解。 5、 具备极强的逻辑沟通能力，能够将复杂的底层技术原理转化为浅显易懂的客户方案。 6、 抗压能力强，能适应多任务并行的工作环境，具备良好的项目推进能力。 7、有光电混合计算、存算一体或高性能计算（HPC）相关项目经验优先。

编译器软件工程师 工作职责： - 设计、实现并测试与C++、中间表示（IR）及编译器传递（compiler passes）相关的编译器功能。 - 开发针对不同加速器定制的图生成与优化技术（如算子融合、布局优化等）。 - 将开源编译器技术整合至内部编译器基础设施中。 - 使用性能分析工具评估、理解并提升机器学习（ML）或通用计算负载的性能。 - 与解决方案/售前团队及硬件工程师组成的跨职能敏捷团队协作，共同推动光电计算技术的发展方向。 - 紧密跟踪光计算领域编译器与算法方向的工业及学术进展，并为计算机架构协同设计提供建议。 任职要求： - 拥有3年以上编译器设计经验及年以上机器学习领域经验。 - 熟练掌握Clang和LLVM，具备扎实的理论基础与丰富的实践经验。 - 熟悉硬件架构（如GPU、NPU等）。 - 具备编写生产级C++代码的卓越能力，精通测试驱动开发（TDD）、持续集成/持续交付（CI/CD）及软件开发生命周期（SDLC）全流程（编码、调试、优化、测试与集成）。 - 了解针对ML与高性能计算（HPC）加速的并行化技术。 - 拥有计算机科学/工程硕士或更高学历，或具备同等级别的行业经验。 优先条件： - 熟悉GPU编程（如SYCL、CUDA、OpenCL）及深度学习库（如cuDNN、cuBLAS、ROCm）。 - 有NVDLA或其他NPU加速器设计经验。 - 熟悉开源深度学习框架（如TVM、MLIR、AKG、PyTorch 2.0等）。

岗位职责 负责Die-Pkg-PCB端到端SIPI整体解决方案制定与仿真，评估floorplan、高速接口信号完整性及电源完整性方案；  与产品对接，搜集产品需求，参与或主持项目讨论及评审，制定SIPI相关spec，输出关键电源和信号完整性设计与仿真指导手册。  搭建和完善SIPI flow，解决PCIe、DDR等高速接口全链路信号完整性仿真；完成仿真后生成PCB设计规则。 协助测试工程师仿真复现测试现象，提供debug建议。  所需技能 电磁场与微波、微电子、电路与系统、集成电路等相关专业本科及以上，5年以上相关工作经验；  熟悉SI、PI设计理论，熟练使用Cadence, Ansys等EDA工具；  熟悉示波器、矢量网络分析仪、频谱仪、相噪仪等测试设备者优先；有芯片公司相关工作经验优先。  能够独立承担项目，具有团队合作精神， 良好的沟通能力与书面英语能力（口语好更佳）  乐于接受挑战，学习新技术 

您将在 Lightelligence 做什么： 设计硅光子集成器件。 无源和有源光子器件的模拟仿真。 与硅光芯片代工厂沟通，了解设计环境和规则。 使用通用EDA工具进行光芯片Layout，例如Cadence 或 基于Python的版图工具。 能够使用光学测试平台对光子器件进行测试表征。 与电子和算法工程师合作进行研发工作。 希望您具备： 电气工程、应用物理学或光学博士 电磁理论和半导体物理学的专业知识 在集成硅光子学设计、优化、流片和表征方面拥有 3 年以上的经验 熟练使用Lumerical、COMSOL 或Photon Design 等常用工具进行电磁仿真。 熟练使用 Cadence 或 基于Python的版图工具 进行光芯片版图Layout。 熟练使用参数分析仪、光谱分析仪、激光源等工具进行光学性能表征。 加分项： 熟悉硅光子产业的最新发展 。 熟悉CMOS半导体加工。

职位概述: 负责面向AI数据中心的混合异构计算板卡、光互联、光交换及光计算加速卡的电子工程（EE）设计与开发。聚焦硅光集成芯片与电芯片的协同设计，推动光电融合AI加速方案从架构设计到量产交付的全流程实现。参与下一代CPO（共封装光学）及混合异构计算原型系统的硬件平台开发。 核心职责: 1. 硬件系统架构与设计 - 主导AI加速卡硬件架构设计，完成光互联接口（如硅光收发模块、光纤阵列）与电芯片（GPU/TPU/定制ASIC）的系统集成方案设计 - 了解高速信号完整性（SI）设计，包括112G/224G PAM4电接口及光口的高速PCB设计、仿真与优化 - 完成关键器件选型（硅光芯片、DSP、电源管理、时钟、连接器等），输出硬件设计方案及BOM成本分析。 2. 硅光-电协同设计 - 参与硅光集成芯片（PIC）的封装设计，包括光栅耦合器、微环调制器、波导等器件的电气接口设计 - 了解光电共封装（CPO）模块的电源完整性（PI）与热管理设计，解决高密度集成下的散热与信号串扰问题 - 协同光芯片团队完成光电链路的系统级仿真与性能验证。 3. 嵌入式系统与固件开发 - 设计加速卡嵌入式控制架构，基于ARM/RISC-V MCU或FPGA实现电源时序管理、温度监控、光模块控制等功能 - 开发底层驱动代码（C/C++），编写自动化测试脚本（Python/Tcl），支持芯片 bring-up 与量产测试流程。 4. 验证与量产支持 - 制定硬件验证方案，主导功能验证、信号完整性测试、可靠性测试（HTOL、ESD、EMC等） - 支持硅光芯片的晶圆级测试与成品测试，分析光电性能数据（插入损耗、消光比、带宽等）并提出改进建议 - 协同封测团队完成2.5D/3D封装工艺优化，确保量产良率。 任职资格 1、微电子、光电子、通信工程、电子科学与技术等相关专业，硕士及以上学历。 2、3年左右相关领域工作经验，具备以下至少一个方向的项目经历：混合异构计算板卡硬件设计；高速光模块（100G/400G/800G）或硅光芯片硬件设计；AI加速卡/智能网卡/DPU硬件开发；数据中心光互联系统（AOC/DAC/CPO）设计 3、硬件设计：精通高速数字电路设计，熟悉PCIe/CXL/DDR等高速接口标准；具备12层以上高密度PCB设计经验；熟练使用Cadence/Allegro/Mentor等EDA工具 4、硅光技术：了解硅光器件工作原理（MZI调制器、微环谐振器、光栅耦合器等），熟悉SOI平台及CMOS兼容工艺 5、仿真能力：了解信号完整性仿真（ADS/HFSS/Sigrity）及电源完整性分析；如具备光学仿真基础（Lumerical/Comsol）者优先 6、嵌入式开发：熟悉C/C++嵌入式编程，熟悉ARM/DSP固件开发；具备Python/Matlab自动化脚本开发能力 7、系统能力：理解AI数据中心网络架构，熟悉RDMA、RoCEv2等网络协议；具备光计算或光子AI芯片经验者优先；具备软硬件调试能力 8、 具备跨学科协作能力，能有效对接光芯片设计、封装测试、软件算法团队 - 逻辑严谨，具备独立分析和解决复杂光电系统集成问题的能力 - 良好的英文读写能力，能追踪IEEE/Optica等前沿技术文献 - 抗压能力强，适应芯片研发周期长、迭代快的工作节奏 加分项 具备芯片流片（Tape-out）及回片测试（Bring-up）全流程经验 熟悉微环调制器控制算法或光计算矩阵运算原理 有CPU/GPU/CPO/NPO（近封装光学）量产项目经历

工作职责 ▪ 为深度学习AI模型和其他业务要求在异构计算芯片上进行算子开发 ▪ 优化算子的性能，保证业务模型在芯片上的性能和精度 ▪ 开发适用于异构计算芯片的融合算子，和上层软件栈协同定义融合算子接口 任职要求 ▪ 相关专业本科或硕士以上 ▪ 有为异构计算有为异构计算芯片开发深度学习相关算子的经验，熟悉为算子进行性能优化和找寻性能瓶颈的方法和工具 ▪ 熟悉各类深度学习网络结构的关键算子底层实现细节 ▪ 扎实的计算机科学功底和熟练的 C 和 C++编程能力 ▪ 优秀的文档文献阅读学习能力 加分项 ▪ 熟悉深度学习模型及其优化方法，常见的算子融合pattern。 ▪ 了解常见AI异构计算架构及其优缺点，了解深度学习和神经网络芯片架构和原理； ▪ 熟悉linux编程环境和python

工作职责： 1.晶圆级测试。 2.硅光可靠性测试。 3.芯片测试自动化，熟练相关编程工作，提升测试效率和测试可靠性。 4.芯片级测试环境搭建。 5.编写硅光芯片测试方案。 6.分析测试数据，输出测试报告。 7.故障跟踪，缺陷分析。 8.能够很好的和设计工程师和封装工程师合作。 9.能够很好的与供应链、客户等合作伙伴相互交流。 任职资格： 1.光学工程，电子工程或者机械等硕士以上学历。 2.1年以上芯片测试自动化工作经验，包括不限于设备控制，数据采集。熟练使用相关测试仪表。 3.有硅光测试经验优先。 4.有芯片可靠性测试经验优先。 5.有半导体工艺相关经验优先。

工作职责 1. 定义、规划并实现基于先进光子技术的AI加速器的SoC（系统级芯片）微架构，以满足产品需求。 2. 负责RISC-V集成及关联子系统的设计，包括规范制定、代码开发及交付干净的网表。 3. 定义、规划数字IP模块架构，并与数字IP团队协作完成实现方案的权衡与落地。 4. 作为软件、系统及应用团队的技术对接人，提供架构支持。 5. 与可测试性设计（DFT）、安全、功能安全及软件团队协作，确保SoC架构满足所有产品需求。 任职资格 1. 电子工程、电气工程或计算机科学硕士及以上学历。 2. 6年以上SoC架构设计、RTL开发或SoC集成等相关领域经验。 3. 熟悉基于ARM/RISC-V的SoC架构，具备启动流程、调试方案设计经验。 4. 精通数字设计流程及工具，具备良好的脚本开发能力（如Python/Shell）。 5. 优秀的团队协作能力，能与跨职能团队高效配合。 6. 出色的问题解决能力，自我驱动力强。 加分项： 1. 具备AI加速器SoC架构设计经验。 2. 熟悉以下至少一种复杂IP的实现：DDR/PCIe/视频处理。 3. 掌握先进低功耗设计技术（如UPF统一功耗格式）。 4. 熟悉逻辑综合、静态时序分析（STA）及相关工具。 5. 了解安全概念及加密算法基本原理。 6. 熟练的脚本开发能力（额外加分项）。

工作职责： • 制定验证计划，利用UVM开发验证平台及用例， 覆盖率分析等任务 • 验证flow的开发，维护，升级 • 与RTL和模拟设计人员密切合作 任职资格： • 具备逻辑仿真技能，包括验证平台设计、激励生成、覆盖率收集、一致性检查和调试 • 熟悉UVM/VMM/eRM和硬件描述语言，如SystemVerilog • 具备软件技能（C、C++、Python），用于开发和支持基础架构和流程 • 有形式验证经验者优先考虑 • 具备混合信号仿真和建模经验者优先考虑 • 了解深度神经网络和人工智能者优先考虑 • 具备流利的英语沟通能力者优

工作职责： 1.负责互连芯片产品的需求收集以及产品定义； 2.与客户沟通，理解算力互连客户需求并转化成清晰的产品需求； 3.负责产品的生命周期管理。 任职资格： 1.本科或本科以上学历，计算机、通讯相关专业； 2.具有10年以上芯片相关产品定义工作经验； 3.熟悉AI领域，包含不限于各种AI芯片系统，大模型与应用； 4.高度责任心，良好的沟通能力，较强的抗压能力及良好的风险识别能力和全局意识； 【下列条件优先】： 1.有人工智能相关企业从业经验、机器学习背景； 2.有知名产品经验者； 3.有并行计算（如OpenMP、OpenMPI、NVSHMEM等）、集合通信库（如NCCL、MPI等）、RDMA网络（BI、RoCE）相关经验； 4.熟悉CUDA编程、HPC等相关领域。

工作职责： 1.负责硅光有源与无源核心器件的仿真工作，完成跨软件平台的交叉验证与精度对比。 2.优化基于 GPU 加速的光器件仿真与建模流程，搭建自动化脚本，提升整体设计与迭代效率。 任职资格： 1.光电子等相关专业在读/已毕业博士 2.熟练使用光学仿真软件Lumerical、COMSOL等，半导体工艺仿真软件Sentaurus等，具备良好的编程能力 3.深刻理解半导体物理、电磁场理论等专业知识

工作职责： 1. 与软件/系统/架构 合作定义IP/SoC的需求/接口 2. IP微架构设计/SoC设计文档。 3. IP RTL 设计/SoC Top集成。 职位要求： 1. 电子工程或计算机相关专业硕士或以上学历。 2. 熟练使用verilog/system verilog 硬件描述语言。 3.具有数字设计基本技能：如了解AMBA 总线协议，跨异步处理等。 4. 会timing 分析和SDC 编写 5. 善于思考，自我驱动力强，有团队协作能力。 加分项： 1. 有过实际项目经验(ASIC or FPGA) 2.比较好的脚本能力 3. 了解或集成一个或多个 IP: DDR/PCIe/CPU/DMA/SPI/UART/I2C

工作职责 ▪ 为深度学习AI模型和其他业务要求在异构计算芯片上进行算子开发 ▪ 优化算子的性能，保证业务模型在芯片上的性能和精度 ▪ 开发适用于异构计算芯片的融合算子，和上层软件栈协同定义融合算子接口 任职要求 ▪ 相关专业本科或硕士以上 ▪ 有为异构计算有为异构计算芯片开发深度学习相关算子的经验，熟悉为算子进行性能优化和找寻性能瓶颈的方法和工具 ▪ 熟悉各类深度学习网络结构的关键算子底层实现细节 ▪ 扎实的计算机科学功底和熟练的 C 和 C++编程能力 ▪ 优秀的文档文献阅读学习能力 加分项 ▪ 熟悉深度学习模型及其优化方法，常见的算子融合pattern。 ▪ 了解常见AI异构计算架构及其优缺点，了解深度学习和神经网络芯片架构和原理； ▪ 熟悉linux编程环境和python

职位描述： • 制定验证计划，利用UVM开发验证平台及用例， 覆盖率分析等任务 • 验证flow的开发，维护，升级 • 与RTL和模拟设计人员密切合作 优选资格： • 具有至少5以上年相关工作经验 • AI 芯片项目背景 • 具备逻辑仿真技能，包括验证平台设计、激励生成、覆盖率收集、一致性检查和调试 • 熟练掌握UVM/VMM/eRM和硬件描述语言，如SystemVerilog • 具备扎实的软件技能（C、C++、Python），用于开发和支持基础架构和流程 • 有形式验证经验者优先考虑 • 具备混合信号仿真和建模经验者优先考虑 • 了解深度神经网络和人工智能者优先考虑 • 具备流利的英语沟通能力者优先