曦智科技

工作职责 市场拓展：负责区域政府、央国企客户群的算力市场开拓，挖掘智算中心建设、算力租赁及集群采购需求； 全流程销售：整合公司芯片、光模块、服务器、算力集群等产品能力，独立完成客户拜访、方案演示、商务谈判、合同签订及回款跟进； 大单攻坚：主导单个合同金额2000万元以上的销售项目，重点突破大规模算力中心（单集群千卡以上）的招投标及落地； 生态协同：与GPU厂商（沐曦/天数/BR）、服务器厂商（新华三/浪潮等）协同，推动定制化方案在客户侧的应用； 趋势洞察：紧跟智算集群市场动态（出资方、运营方、设备方），反馈客户对技术路线、成本、交付周期的诉求。 任职资格 必备条件 拥有政府或央国企（尤其是能源、交通、通信、金融等领域）直接客户资源，有成功的算力中心/数据中心销售案例，单项目销售额不低于2000万元； 技术理解力 本科及以上学历，理工科专业（微电子、计算机、软件工程、自动化等优先）； 了解人工智能基础技术栈（训练/推理、GPU并行计算、集群组网），能清晰阐述智算集群的采购决策链和成本构成。 综合素质 强自驱、有狼性、人品可靠，愿意长期深耕一线销售； 能适应全国范围内高频出差，覆盖多个省区或大区； 对国产算力有高度认同感，愿意推动新兴产品形态的市场化。

编译器软件工程师 工作职责： - 设计、实现并测试与C++、中间表示（IR）及编译器传递（compiler passes）相关的编译器功能。 - 开发针对不同加速器定制的图生成与优化技术（如算子融合、布局优化等）。 - 将开源编译器技术整合至内部编译器基础设施中。 - 使用性能分析工具评估、理解并提升机器学习（ML）或通用计算负载的性能。 - 与解决方案/售前团队及硬件工程师组成的跨职能敏捷团队协作，共同推动光电计算技术的发展方向。 - 紧密跟踪光计算领域编译器与算法方向的工业及学术进展，并为计算机架构协同设计提供建议。 任职要求： - 拥有3年以上编译器设计经验及年以上机器学习领域经验。 - 熟练掌握Clang和LLVM，具备扎实的理论基础与丰富的实践经验。 - 熟悉硬件架构（如GPU、NPU等）。 - 具备编写生产级C++代码的卓越能力，精通测试驱动开发（TDD）、持续集成/持续交付（CI/CD）及软件开发生命周期（SDLC）全流程（编码、调试、优化、测试与集成）。 - 了解针对ML与高性能计算（HPC）加速的并行化技术。 - 拥有计算机科学/工程硕士或更高学历，或具备同等级别的行业经验。 优先条件： - 熟悉GPU编程（如SYCL、CUDA、OpenCL）及深度学习库（如cuDNN、cuBLAS、ROCm）。 - 有NVDLA或其他NPU加速器设计经验。 - 熟悉开源深度学习框架（如TVM、MLIR、AKG、PyTorch 2.0等）。

工作职责： 1.使用脚本语言绘制光器件的版图 2.使用EDA软件进行光学测试结构、光系统版图的绘制与设计 3.负责版图DRC/LVS的检查与维护 4.与光器件设计、模拟设计、封装团队等紧密合作，确保版图设计无误与准时交付 任职资格： 1.光学、微电子等相关专业硕士学位 2.有硅光芯片流片经验者优先 3.具有较强的编程能力，熟练使用Cadence/Mentor等EDA工具 4.具备良好的沟通与跨团队合作能力 5.对半导体芯片加工流程、光通信行业有一定了解

职位描述： • 制定验证计划，利用UVM开发验证平台及用例， 覆盖率分析等任务 • 验证flow的开发，维护，升级 • 与RTL和模拟设计人员密切合作 优选资格： • 具有至少5以上年相关工作经验 • AI 芯片项目背景 • 具备逻辑仿真技能，包括验证平台设计、激励生成、覆盖率收集、一致性检查和调试 • 熟练掌握UVM/VMM/eRM和硬件描述语言，如SystemVerilog • 具备扎实的软件技能（C、C++、Python），用于开发和支持基础架构和流程 • 有形式验证经验者优先考虑 • 具备混合信号仿真和建模经验者优先考虑 • 了解深度神经网络和人工智能者优先考虑 • 具备流利的英语沟通能力者优先

工作职责 1. 定义、规划并实现基于先进光子技术的AI加速器的SoC（系统级芯片）微架构，以满足产品需求。 2. 负责RISC-V集成及关联子系统的设计，包括规范制定、代码开发及交付干净的网表。 3. 定义、规划数字IP模块架构，并与数字IP团队协作完成实现方案的权衡与落地。 4. 作为软件、系统及应用团队的技术对接人，提供架构支持。 5. 与可测试性设计（DFT）、安全、功能安全及软件团队协作，确保SoC架构满足所有产品需求。 任职资格 1. 电子工程、电气工程或计算机科学硕士及以上学历。 2. 6年以上SoC架构设计、RTL开发或SoC集成等相关领域经验。 3. 熟悉基于ARM/RISC-V的SoC架构，具备启动流程、调试方案设计经验。 4. 精通数字设计流程及工具，具备良好的脚本开发能力（如Python/Shell）。 5. 优秀的团队协作能力，能与跨职能团队高效配合。 6. 出色的问题解决能力，自我驱动力强。 加分项： 1. 具备AI加速器SoC架构设计经验。 2. 熟悉以下至少一种复杂IP的实现：DDR/PCIe/视频处理。 3. 掌握先进低功耗设计技术（如UPF统一功耗格式）。 4. 熟悉逻辑综合、静态时序分析（STA）及相关工具。 5. 了解安全概念及加密算法基本原理。 6. 熟练的脚本开发能力（额外加分项）。

岗位职责 负责Die-Pkg-PCB端到端SIPI整体解决方案制定与仿真，评估floorplan、高速接口信号完整性及电源完整性方案；  与产品对接，搜集产品需求，参与或主持项目讨论及评审，制定SIPI相关spec，输出关键电源和信号完整性设计与仿真指导手册。  搭建和完善SIPI flow，解决PCIe、DDR等高速接口全链路信号完整性仿真；完成仿真后生成PCB设计规则。 协助测试工程师仿真复现测试现象，提供debug建议。  所需技能 电磁场与微波、微电子、电路与系统、集成电路等相关专业本科及以上，5年以上相关工作经验；  熟悉SI、PI设计理论，熟练使用Cadence, Ansys等EDA工具；  熟悉示波器、矢量网络分析仪、频谱仪、相噪仪等测试设备者优先；有芯片公司相关工作经验优先。  能够独立承担项目，具有团队合作精神， 良好的沟通能力与书面英语能力（口语好更佳）  乐于接受挑战，学习新技术 

工作职责： • 制定验证计划，利用UVM开发验证平台及用例， 覆盖率分析等任务 • 验证flow的开发，维护，升级 • 与RTL和模拟设计人员密切合作 任职资格： • 具备逻辑仿真技能，包括验证平台设计、激励生成、覆盖率收集、一致性检查和调试 • 熟悉UVM/VMM/eRM和硬件描述语言，如SystemVerilog • 具备软件技能（C、C++、Python），用于开发和支持基础架构和流程 • 有形式验证经验者优先考虑 • 具备混合信号仿真和建模经验者优先考虑 • 了解深度神经网络和人工智能者优先考虑 • 具备流利的英语沟通能力者优

岗位职责： 1、负责NPU核心微架构设计与实现，包括计算单元阵列、数据流控制、内存子系统及片上互联，满足能效比和性能目标。 2、参与AI加速器SoC架构定义，主导RISC-V子系统集成及关键IP（DDR/PCIe/NoC）的架构权衡。 3、与算法、软件团队协作，将AI模型映射至硬件架构，支持算子定制、稀疏化加速及低精度计算优化。 4、编写详细设计文档，指导RTL实现、验证及后端流程，确保交付高质量网表。 5、协同DFT、安全、功耗团队，确保芯片满足功能、性能和可测试性要求。 任职资格 必需条件： 1、电子工程/微电子/计算机科学硕士及以上学历，6年以上数字芯片设计经验。 2、具备NPU/GPU/DSA等高性能计算芯片的架构或RTL设计经验，熟悉计算密集型硬件设计方法。 3、深入理解AI硬件加速原理，熟悉矩阵运算、数据重用、内存带宽优化等关键技术。 4、精通RTL设计（Verilog/SystemVerilog），具备模块设计、集成及验证经验。 5、熟悉SoC开发流程，了解AMBA总线、低功耗设计、时序收敛等。 具备良好的脚本编程能力（Python/Shell/Tcl），用于设计自动化或性能建模。 加分项： 1、有光子计算、近内存计算等新兴架构的硬件设计经验。 2、熟悉AI软件栈（如TVM、MLIR）或硬件建模工具（Gem5、SCALE-Sim）。 3、掌握先进低功耗技术（UPF）、安全架构或功能安全（ISO26262）。 4、有芯片流片经验，熟悉逻辑综合、STA及后端协同设计。 5、具备跨团队协作能力，能与软件、系统团队高效沟通。

工作职责： 1. 与软件/系统/架构 合作定义IP/SoC的需求/接口 2. IP微架构设计/SoC设计文档。 3. IP RTL 设计/SoC Top集成。 职位要求： 1. 电子工程或计算机相关专业硕士或以上学历。 2. 熟练使用verilog/system verilog 硬件描述语言。 3.具有数字设计基本技能：如了解AMBA 总线协议，跨异步处理等。 4. 会timing 分析和SDC 编写 5. 善于思考，自我驱动力强，有团队协作能力。 加分项： 1. 有过实际项目经验(ASIC or FPGA) 2.比较好的脚本能力 3. 了解或集成一个或多个 IP: DDR/PCIe/CPU/DMA/SPI/UART/I2C

工作职责 ▪ 为深度学习AI模型和其他业务要求在异构计算芯片上进行算子开发 ▪ 优化算子的性能，保证业务模型在芯片上的性能和精度 ▪ 开发适用于异构计算芯片的融合算子，和上层软件栈协同定义融合算子接口 任职要求 ▪ 相关专业本科或硕士以上 ▪ 有为异构计算有为异构计算芯片开发深度学习相关算子的经验，熟悉为算子进行性能优化和找寻性能瓶颈的方法和工具 ▪ 熟悉各类深度学习网络结构的关键算子底层实现细节 ▪ 扎实的计算机科学功底和熟练的 C 和 C++编程能力 ▪ 优秀的文档文献阅读学习能力 加分项 ▪ 熟悉深度学习模型及其优化方法，常见的算子融合pattern。 ▪ 了解常见AI异构计算架构及其优缺点，了解深度学习和神经网络芯片架构和原理； ▪ 熟悉linux编程环境和python

工作职责 1. 定义、规划并实现基于先进光子技术的AI加速器的SoC（系统级芯片）微架构，以满足产品需求。 2. 负责RISC-V集成及关联子系统的设计，包括规范制定、代码开发及交付干净的网表。 3. 定义、规划数字IP模块架构，并与数字IP团队协作完成实现方案的权衡与落地。 4. 作为软件、系统及应用团队的技术对接人，提供架构支持。 5. 与可测试性设计（DFT）、安全、功能安全及软件团队协作，确保SoC架构满足所有产品需求。 任职资格 1. 电子工程、电气工程或计算机科学硕士及以上学历。 2. 6年以上SoC架构设计、RTL开发或SoC集成等相关领域经验。 3. 熟悉基于ARM/RISC-V的SoC架构，具备启动流程、调试方案设计经验。 4. 精通数字设计流程及工具，具备良好的脚本开发能力（如Python/Shell）。 5. 优秀的团队协作能力，能与跨职能团队高效配合。 6. 出色的问题解决能力，自我驱动力强。 加分项： 1. 具备AI加速器SoC架构设计经验。 2. 熟悉以下至少一种复杂IP的实现：DDR/PCIe/视频处理。 3. 掌握先进低功耗设计技术（如UPF统一功耗格式）。 4. 熟悉逻辑综合、静态时序分析（STA）及相关工具。 5. 了解安全概念及加密算法基本原理。 6. 熟练的脚本开发能力（额外加分项）

工作职责： 1. 电芯片、硅光芯片合封方案评估与选型； 2. 基板厂能力评估，BOM制定，封装尺寸/叠层制定，ball map排布，设计细节沟通；与公司芯片设计团队协同进行bump map的排布和审核； 3. 与SI/PI、结构、应力团队及系统设计团队协同进行封装优化； 4. 封装基板设计和相关文档输出，包含substrate layout/POD/gerber/assembly instruction等； 5. 负责封装设计相关的问题失效分析和改进； 6. 建立并维护相应的设计规则文件； 任职资格： 1. 全日制本科及以上，半导体封装/材料5年以上封装设计经验；熟练使用Cadence APD和AutoCAD； 2. 了解FCBGA、2.5D、FOP等封装类型的工艺流程和设计要点； 3. 熟悉高速接口设计流程和规范； 4. 有先进封装工艺和封装技术的开发经验者优先； 5. 有芯片封装质量管理经验者优先； 6. 良好的团队合作精神，乐于沟通分享，有志于拓宽工作内容；

工作职责 ▪ 为深度学习AI模型和其他业务要求在异构计算芯片上进行算子开发 ▪ 优化算子的性能，保证业务模型在芯片上的性能和精度 ▪ 开发适用于异构计算芯片的融合算子，和上层软件栈协同定义融合算子接口 任职要求 ▪ 相关专业本科或硕士以上 ▪ 有为异构计算有为异构计算芯片开发深度学习相关算子的经验，熟悉为算子进行性能优化和找寻性能瓶颈的方法和工具 ▪ 熟悉各类深度学习网络结构的关键算子底层实现细节 ▪ 扎实的计算机科学功底和熟练的 C 和 C++编程能力 ▪ 优秀的文档文献阅读学习能力 加分项 ▪ 熟悉深度学习模型及其优化方法，常见的算子融合pattern。 ▪ 了解常见AI异构计算架构及其优缺点，了解深度学习和神经网络芯片架构和原理； ▪ 熟悉linux编程环境和python

工作职责： 1.晶圆级测试。 2.硅光可靠性测试。 3.芯片测试自动化，熟练相关编程工作，提升测试效率和测试可靠性。 4.芯片级测试环境搭建。 5.编写硅光芯片测试方案。 6.分析测试数据，输出测试报告。 7.故障跟踪，缺陷分析。 8.能够很好的和设计工程师和封装工程师合作。 9.能够很好的与供应链、客户等合作伙伴相互交流。 任职资格： 1.光学工程，电子工程或者机械等硕士以上学历。 2.1年以上芯片测试自动化工作经验，包括不限于设备控制，数据采集。熟练使用相关测试仪表。 3.有硅光测试经验优先。 4.有芯片可靠性测试经验优先。 5.有半导体工艺相关经验优先。

工作职责 1. 定义、规划并实现基于先进光子技术的AI加速器的SoC（系统级芯片）微架构，以满足产品需求。 2. 负责RISC-V集成及关联子系统的设计，包括规范制定、代码开发及交付干净的网表。 3. 定义、规划数字IP模块架构，并与数字IP团队协作完成实现方案的权衡与落地。 4. 作为软件、系统及应用团队的技术对接人，提供架构支持。 5. 与可测试性设计（DFT）、安全、功能安全及软件团队协作，确保SoC架构满足所有产品需求。 任职资格 1. 电子工程、电气工程或计算机科学硕士及以上学历。 2. 6年以上SoC架构设计、RTL开发或SoC集成等相关领域经验。 3. 熟悉基于ARM/RISC-V的SoC架构，具备启动流程、调试方案设计经验。 4. 精通数字设计流程及工具，具备良好的脚本开发能力（如Python/Shell）。 5. 优秀的团队协作能力，能与跨职能团队高效配合。 6. 出色的问题解决能力，自我驱动力强。 加分项： 1. 具备AI加速器SoC架构设计经验。 2. 熟悉以下至少一种复杂IP的实现：DDR/PCIe/视频处理。 3. 掌握先进低功耗设计技术（如UPF统一功耗格式）。 4. 熟悉逻辑综合、静态时序分析（STA）及相关工具。 5. 了解安全概念及加密算法基本原理。 6. 熟练的脚本开发能力（额外加分项）。