资深DFT工程师25k-50k · 14薪
上海本科及以上5-10年
六险一金,工资全额12%的公积金缴纳,福利保障完善。
岗位职责:
1、负责芯片级(Chip-level)和模块级(Block-level)DFT架构方案制定与实现,包括但不限于Scan Insertion、MBIST、ATPG、Boundary Scan等。
2、主导DFT全流程工作:完成测试电路的插入与验证,使用Mentor Tessent或Synopsys DFTMAX/TetraMAX等主流EDA工具生成并优化测试向量,提升测试覆盖率并降低测试成本。
3、负责DFT模式下的时序约束(SDC)文件生成,与后端物理设计团队紧密协作,完成扫描链的时序收敛、布局优化及功耗收敛工作。
4、配合芯片回片后的ATE测试程序开发、调试及硅后验证(Post-silicon bring-up),主导测试失效分析与良率提升工作,协助解决量产测试中的各类问题。
5、开发与维护自动化DFT流程脚本(Tcl/Python/Perl),持续优化设计规则检查(DRC)流程与设计方法学。
任职要求:
1、工作经验:5年以上DFT领域相关经验,具备大型SoC芯片的DFT实现与流片经验者优先。
2、专业技能:
1)精通扫描链(Scan)插入、ATPG(Stuck-at/Transition)及存储器内建自测试(MBIST)的原理与实现。
2)熟悉主流的DFT EDA工具,如Synopsys DFT Compiler、TetraMAX,或Mentor Tessent工具链(TestKompress、MBISTArchitect等)。
3)深入理解IEEE 1149.x (JTAG)、IEEE 1500、IEEE 1687 (IJTAG) 等DFT相关标准。
4)熟悉压缩架构(EDT/DFTMAX)及先进DFT技术(如LBIST、SSN)者优先。
3、工程能力:
1)扎实的脚本编写能力,熟练掌握Tcl、Perl或Python,能够独立开发自动化流程。
2)具备一定的静态时序分析(STA)基础,能理解并协助解决DFT模式下的时序问题。
3)具备ATE测试机台(如Advantest 93K, Teradyne J750)调试经验者尤佳。
4、学历与沟通:微电子/电子工程/计算机等相关专业本科及以上学历;具备良好的英语读写能力与跨团队协作沟通能力。
工作地点:珠海,深圳等。