成都凯睿企业管理咨询有限公司

岗位职责： 1.作为公司体育行业产品经理，主导体育行业产品的整体能力规划建设； 2.结合国家政策趋势及市场需求，就数字体育、智慧赛事、体育场馆等方向，开展产品能力规划设计，制定产品路线图； 3.配合体育行业专家，对接国家体育总局各司局中心、省市体育局及体育运动协会等头部客户，引领集团体育行业产品服务体系化发展； 4.配合体育行业专家，联动生态伙伴，设计产品售卖模式，并探索运营模式创新； 5.编制体育行业产品白皮书、销售工具包及标准化功能文档，赋能前端业务团队。 任职要求： 1. 教育背景：211/985院校本科及以上学历，计算机科学、软件工程、体育管理等相关专业优先。 2. 经验要求： - 3年以上体育行业产品研发经验，熟悉赛事活动管理系统、数字体育、智慧场馆等领域者优先； - 具备从0到1的产品规划经验，成功主导过体育类产品全生命周期管理者加分。 3. 专业能力： - 深度理解体育行业政策及数字化转型需求，能结合公司战略制定产研路径； - 具备技术背景及需求分析能力，其中包括架构设计、原型设计、数据结构设计等经验能力，具备产品整体架构及原型设计能力。 4. 综合素质： - 优秀的跨团队协作能力，能与销售、研发、售前高效协同； - 结果导向，抗压能力强，具备创业精神与行业使命感。 5.工作地点：北京市、成都市。

base上海市、北京市、广东·深圳市、四川·成都市、浙江·杭州市 岗位职责： • 分析最先进的深度学习网络（LLM等），优化深度学习模型以实现低延迟、高吞吐量的推理。 • 使用 vLLM或SGlangM 等推理加速引擎部署模型 • 理解、分析、剖析和优化深度学习工作负载并在燧原的硬件和软件平台上进行深度性能。 • 与内部和外部研究人员合作，确保模型从训练到推理部署的无缝集成 任职要求： • 计算机科学、电子工程或相关专业硕士及以上学历，博士学位优先。 • 7年以上工作经验 • 在深度学习和神经网络方面有着扎实的背景，包括训练或推理。 • 精通AI负载性能加速方案包括并行方式、量化、压缩、投机策略、调度系统等 • 熟悉主流的推理加速引擎vLLM或SGlang • 对计算机架构有深入的理解，并熟悉加速芯片架构的基础知识。 • 具备分析、建模和优化应用程序性能的丰富经验。 • C++ 和 Python 编程技能 加分项： • 深厚的算法基础。 • 具有深度学习模型生产部署的经验 • 拥有处理器及系统级性能建模方面的丰富经验 • 熟悉 GPU 编程经验（CUDA 或 OpenCL）

工作内容： 1.挖掘、拓展优质演员资源，完成艺人签约及日常关系维护； 2.制定演员发展规划，对接影视剧组、综艺项目、商务品牌等资源，争取角色及合作机会； 3.跟进艺人工作全流程（如剧本沟通、拍摄协调、行程安排等），保障项目顺利推进； 4.处理艺人合同谈判、条款审核，维护公司及艺人合法权益； 5.关注行业动态及艺人舆情，协助应对突发事件，优化艺人公众形象。 任职要求： 1.持有演员经纪人资格证（硬性要求，无证勿投）； 2.1-3年演员经纪相关经验，熟悉影视行业运作流程（如casting机制、剧组合作模式、商务报价逻辑等）； 3.具备优秀的沟通谈判能力、资源整合能力，能高效对接剧组、品牌方及内部团队； 4.对艺人行业有强热情，抗压能力强，能适应弹性工作（需配合艺人拍摄/活动时间）； 5.有成熟艺人资源、剧组资源或商务渠道者优先，熟练使用Office办公软件。 工作时间以及福利待遇： 上班时间：9:30-12:00 14:00-18:30（剧组、艺人拍摄/活动，特殊情况例外） 薪资结构：底薪+绩效 福利待遇：五险+带薪年假+法定节假日+周末双休（剧组、艺人拍摄/活动，特殊情况例外） 工作地点：成都市锦江区HFC汇信财富中心2901（地铁2号线直达，交通便利）

职位描述 base上海市、北京市、广东·深圳市、四川·成都市、浙江·杭州市 岗位职责： • 开发和测试最新的软件功能 • 在SOTA的“硬件+软件”组合对深度学习Workloads进行分析、剖析和优化。 • 利用深度学习框架（如 PyTorch、PaddlePaddle、TensorFlow等）实现训练不同数据领域的深度学习模型（包括LLM、CV、NLP、RecSys等） • 提供基于燧原软件栈的构建和测试深度学习模型的最佳实践指南 • 为改进工作负载的设计、易用性和性能提供指导 任职要求： • 计算机科学、计算机架构、电子工程、数学或相关专业硕士及以上学历，博士学位优先。 • 7年以上深度学习模型训练和软件开发工作经验 • 在深度学习和神经网络方面有着扎实的背景，对至少一个深度学习框架有深刻的了解 • 对计算机架构有深入的理解，并熟悉加速芯片架构的基础知识 • 具备分析、建模和优化应用程序性能的丰富经验。 • 出色的C++ 和 Python 编程技能 加分项： • 深厚的算法基础。 • 拥有处理器及系统级性能建模方面的丰富经验 • 熟悉 GPU 编程经验（CUDA 或 OpenCL）

职位描述 1.客人到来时，引领客人进入餐厅，主动询问是否订位，客人离开餐厅时，主动送客，并礼貌与客人道别； 2.协助餐厅服务员做好餐前准备工作和餐后结束工作； 3.有亲和力，身高在163cm及以上 薪资福利：5000-6000， 工作时间：上六休一 包吃包住

岗位职责 1.根据公司战略，主导企业文化的梳理、提炼、演进与体系化建设，制定年度文化落地规划并推动实施。 2.策划并组织富有影响力的企业文化活动(如年会、工作坊、价值观评选)，利用多元渠道传播文化故事，助力业务竞合，营造积极向上的组织氛围。 3.将核心价值观嵌入人才管理的全生命周期(招聘、培训、绩效、晋升等)，确保文化在业务运作中得到体现和强化。 4.通过敬业度调研、访谈、问卷等方式定期评估文化落地效果，敏锐诊断组织健康度，提供洞察与改进建议。 5.赋能管理层成为文化代言人，赋能员工理解并践行文化;协同品牌部门，实现内部文化与外部雇主品牌的一致性与联动。 任职要求 1.本科及以上学历，5年以上HR相关经验，至少3年以上专职企业文化建设(OC)及培训经验。 2.精通组织行为学、企业文化理论及落地方法论具备出色的活动策划与项目管理和能力。 3.拥有卓越的沟通引导、故事讲述和跨部门协同能 力，具备强大的同理心和影响力。 4.对企业文化工作充满热情与信念，思维活跃开放，具备敏锐的洞察力和创新精神。 5.有主导过大型企业文化变革或体系搭建项目经验者优先。 工作地：成都市高新区天府二街 其他详情可与我私信联系了解

工作地址：成都市双流区西南航空港腾飞二路48号铁骑力士 岗位优势：集团化企业-平台大，机会多；入职购买五险一金；周末双休；法定节假日、年假、免费食堂、节日福利等 每周五及每个节假日放假前一天下午16:00下班（平时17:30） 期望您有三支柱转型及落地咨询公司方案的经历 岗位职责： 1.人力资源战略规划与体系搭建 （1）协助HRD进行人力资源职能的整体战略设计，推动人力资源政策、流程及工具的标准化与创新； （2）协助HRD推动集团HR体系向“三支柱（COE-HRBP-SSC）“模式的转型，优化组织效能； （3）结合业务战略，制定人力资源中长期规划，确保HR政策与业务目标协同。 2、专业领域方案设计与落地 （1）主导设计以业务战略为导向的绩效管理体系、薪酬激励体系等，协助各事业部落地执行； （2）人才发展：搭建领导力梯队、关键岗位人才盘点及继任者计划； （3）组织诊断：诊断组织健康度，设计变革管理方案。 3、业务协同与战略支持 （1）深入业务一线，识别人力资源对战略落地的支撑点，提供数据驱动的决策建议（如人效分析、人力成本等）； （2）参与集团重大战略项目，基于HR专业提供解决方案建议； 4、团队与跨职能协作：领导COE专家团队，赋能HRBP和SSC团队，确保政策落地一致性。 任职要求： 1、统招本科及以上学历，10年以上人力资源管理经验，其中3年以上HRCOE或集团级HR专家岗位经验，具备薪酬激励和绩效体系从0-1-100搭建及优化的成功案例； 2、深度参与过企业HR三支柱转型，具备处理转型过程中可能出现问题的解决经验； 3、具备较强的业务和战略思维，能通过人力资源举措驱动业务结果，具备参与企业战略规划或重大项目的经验，能快速理解业务逻辑和痛点； 4、具备较强的运营和数据能力； 5、具备较强的逻辑思维与系统化能力，优秀的沟通影响力和跨部门推动能力。

职位描述 1. 参与模拟IP和各类PHY系统的验证工作，包括但不限于VCS前仿，后仿，数模混合仿真，以及设计参考模型。 2. 参与RFID，PLL, DDR,HBM, SERDES等PHY系统的debug。 3. 总结数模混合系统的验证经验，设计自动化验证脚本和编写相关VIP。 职位要求 1. 本科/硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少5年工作经验； 2. 熟悉数模混合设计和验证流程； 3. 熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学； 4. 有HBM/DDR, D2D，SERDES，PLL等模拟IP验证经验者优先； 5. 有模拟电路设计或仿真经验者优先； 6. 具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。 base:成都 四川省成都市天府四街银泰城

职位描述 1. 参与模拟IP和各类PHY系统设计工作，包括PCS，总线，流程状态机，测试逻辑，以及模拟控制逻辑的设计。 2. 参与RFID，PLL, DDR,HBM, SERDES等PHY系统设计和debug。 3. 参与设计模拟互联系统，内存系统，和chiplet系统的方案。 职位要求 1. 本科/硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少5年工作经验； 2. 熟悉数模混合设计； 3. 熟悉SystemVerilog, Verilog等语言； 4. 有HBM/DDR, D2D，SERDES，PLL等模拟IP设计经验者优先； 5. 具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。 base:成都 四川省成都市天府四街银泰城

岗位职麦: (1)对符合产业园区入驻要求的潜在企业进行挖掘和招引，按照公司制定的招商计划及任务完成相关工作; (2)负责意向入驻企业选址的咨询与服务工作，为意向入驻企业提供成都市/成都高新区及相关的产业信息和咨询报告，帮助其决策; (3)负责外部客户及相关公共关系的接待管理及咨询、产业推介、项目对接等业务支持服务 (4)按照招商细则与客户磋商合同条款并完成签订，协助企业顺利完成接房入驻等相关流程 (5)根据要求，负责租售合同的谈判、签订与管理; (6)配合完成产业园区招商方案和策略的制定与执行; (7)配合完成产业园区配套服务的规划与招商: (8)统计招商相关信息，对合同函件等重要资料文件进行档案管理产业要求; (9)完成公司交办的其他工作等。 任职要求 (1)知识及教育水平:计算机、通信工程、电子信息、软件工程、动力工程、机械工程、生物医药或经济、金融、法学、管理、建筑、语言类等，本科及以上学历和学位: (2)岗位技能要求:熟练应用计算机及相关软件，优秀的英语或其他语种的书面和口语表达能力，掌握电子信息、IT互联网、人工智能、数字文创等行业知识; (3)工作经验要求:有招商相关工作经验，熟悉政府招商、国有资产管理政策法规: (4)其他要求:具备良好的执行力、沟通协调、团队协作及应变能力。

职位描述 1、参与RDMA/ROCE需求与应用场景讨论分析； 2、参与RDMA的软硬件联合设计； 3、参与RDMA驱动和固件的软件方案设计； 4、 负责RDMA OFED 协议栈上层开发； 5、负责RDMA 控制面/数据面（包含用户态/内核态）驱动开发； 6、负责RDMA 芯片内部固件开发。 职位要求 1、熟悉业界主流智能网卡软硬件架构，熟悉网卡硬件处理流程，有RDMA驱动开发调试和OFED协议栈适配经验，从事相关工作3年以上； 2、熟悉IB/ROCE协议，具有IB/ROCE verbs/pyverbs 上层开发经验； 3、具有RDMA 数据面和控制面驱动开发3年以上经验，熟悉主流厂商RDMA 网卡主机软件SDK生态，精通OFED协议栈者优先； 4、有RDMA芯片微码或固件开发经验者优先。 base:成都 四川省成都市天府四街银泰城

【岗位职责】 1、挖掘海外公司注册、财税、人力、法务等优质服务商，建立并持续更新全球资源库； 2、开发有猎头需求的甲方客户，并达成合作； 3、根据客户招聘需求，向合作供应商发布 JD、收集候选人简历，完成初步筛选与推荐； 4、定期回访核心伙伴，收集最新报价与服务变动； 【任职要求】 1、本科及以上，英语流利； 2、熟练使用基础办公软件； 3、对出海/咨询行业感兴趣； 4、有相关经验优先，可接受应届生。 【福利信息】 1、工作地点：成都市青羊区红星路一段86号远鸿同创汇206单元 2、薪资：无责底薪+绩效+提成，年底13薪，餐补 3、上班时间：8:40-5:30，午休1h，周末双休，节假日正常休息 4、福利待遇：入职正常购买五险一金，带薪年假，带薪病假

职位描述 As a member of the DFP (Design For Power) team you will be responsible for developing and defining low power implementation and EMIR signoff methodology of world class chips under most advanced tech node. Your responsibilities may include, but not be limited to: · Developing physical design flow which including the construction of power delivery network, building of multi-voltage and power gating design, power aware optimization etc. · Defining EMIR signoff methodology at block & chip level, including signoff corner, analysis condition, signoff target and criteria etc. Conducting hotspot/grid weakness study and providing improvement plan · Engaging closely with front-end power team on power estimation and fullchip power budgeting · Working closely with package/PISI team for system level IR convergence for all analog/digital domains and be the 'go-to' person for cross team deliverables · Driving low power design and verification closure by engaging with design/synthesis teams on optimizing chip power structure and power intent to manage physical design risks · Working with EDA vendors to resolve tool issues and drive improvements in design convergence and signoff · Leading full chip EMIR sign-off, monitor EMIR status and manage risks at each milestone to meet tapeout schedule · Driving silicon correlation with a continuous plan to optimize timing/EMIR signoff margin · Empowering physical design engineers to create industry leading chips by providing guidelines on PPA improvement plan from DFP perspective 职位要求 · BS/MS(or higher) of EE or CS with physical design experience； · Demonstrated ability in areas of EMIR analysis and signoff convergence； · Solid background of low power design implementation for advanced tech node (12/7/5nm)； · Expertise and in-depth knowledge of industry standard EDA tools such as Innovus/ICC2 and Voltus/Redhawk； · Experience with static power verification and UPF is preferred； · Knowledge and experience in developing ASIC design flow is preferred. Better to have a strong will for flow automation； · System level PI and silicon testing experience is a strong plus； · Proficiency in scripting language such as Tcl & Python/Perl. base:成都 四川省成都市天府四街银泰城

职位描述 1、参与智能网卡/DPU需求与应用场景讨论分析； 2、参与智能网卡/DPU芯片的软硬件联合设计； 3、参与驱动和固件的软件方案设计； 4、负责智能网卡驱动开发和性能调优、代码重构； 5、负责Linux网络协议栈驱动适配开发和性能调优； 6、负责网卡端到端的软硬件协同开发。 职位要求 1、熟悉业界主流智能网卡软硬件架构，熟悉网卡硬件处理流程，有网卡驱动开发调试和Linux内核网络协议栈适配经验，从事相关工作3年以上； 2、熟悉TCP/IP协议栈，有3年以上协议栈开发或网络问题定位经验者优先； 3、有DPDK/VirtIO/OVS/IPSEC底层驱动相关开发者优先； 4、熟悉Linux设备驱动，有设备虚拟化SRIOV/SIOV、IOMMU、KVM/QUME、虚拟机热迁移等相关研发经验者优先； 5、有网络设备QOS（调度/流控等）相关开发经验者优先； 6、有网卡芯片微码或固件开发经验者优先。 base:成都 四川省成都市天府四街银泰城

职位描述 The candidate will be the major interface to the IO analog/mixed signal design team or vendor.  The candidate will be responsible for defining, implementing, and delivering fully functional and production ready chip IO Serdes infrastructure such as PCIE and DDR PHY, Die-to-Die interconnect.  Detailed responsibilities include: • All IOs and analog/mixed-signal hard IPs evaluation, selection and integration. • Work with IP design team/IP vender on design review, quality control, schedule management. • Participate in the IO related physical design, provide IO timing constraints for all related interfaces. Drive the mixed-signal IP integration • Participate in the packaging design and focus on Serdes and Die-to-Die interconnect related issues. • Tape-out review sign-offs, including Serdes PHY, DDRx PHY, PLL, Die-to-Die interconnect, Sensors. • In Silicon bring up, coordinate the effort between system team, silicon team and IP vendors in bring up high speed IO interfaces, debug and resolve IP and hard IP issues 职位要求 • Minimum MSEE with 8+ years or Ph.D. with 5+ years of relevant industry experience. • Deep understanding of mixed signal high speed IO/PAD, DDRx PHY, and Serdes PHY design and architectures • Must have hands-on experience of successful design and tape out high quality IO subsystem, PHY, PLL and another analog IP. • Direct experience in PHY and Serdes bring up, debug and characterization using lab equipment. • Self-driven, excellent problem solving and analytical skills, good communication skills and a strong team player. • Local and international travel may be required. base:成都 四川省成都市天府四街银泰城