上海超维无际电子科技有限责任公司

工作职责： 1. 根据芯片规格制定AI芯片核心模块的验证计划和验证策略，明确验证目标、里程碑节点及资源配置方案； 2. 硅前负责核心模块的用例设计&编写，并在EMU仿真平台上验证执行，提前暴露设计缺陷； 3. 硅后负责核心模块从bring-up阶段到量产阶段的调试工作，保障模块功能稳定、性能达标； 4. 与架构师、芯片工程师、硬件工程师深度协同，定位分析芯片及板卡的各类问题，并推动高效闭环； 5. 开发芯片及板卡诊断工具软件，持续提升测试覆盖率、测试效率与产品质量。 任职要求： 1. 本科及以上学历，计算机、电子信息、微电子等相关专业，5年及以上相关工作经验； 2. 熟悉计算机体系结构，具备扎实的软硬件调试经验，能快速定位并排查软硬件相关故障； 3. 具备快速学习能力，逻辑思维清晰，拥有良好的跨团队沟通能力与团队协作意识，能高效推进协同工作； 4. 精通Linux系统操作，熟练掌握C/C++编程语言，熟悉Shell、Python等脚本语言，能独立完成工具开发与调试； 5. 优先考虑：有AI芯片开发或测试相关经验者；有PCIe、Ethernet等高速IP的调试经验者。

岗位职责： 1.熟悉PCIE、CXL３协议； 2.熟悉NOC架构的性能分析和仿真，识别和解决瓶颈问题； 3.与SOC以及IP团队合作，确保设计与整体系统架构的兼容性； 4.编写设计文档和技术报告，记录设计决策和优化过程。 任职要求： 1.计算机科学、电子工程或相关领域的硕士以上学历； 2.3年以上pcie/cxl或相关领域的设计及性能优化经验； 3.熟悉计算机体系结构、网络协议和硬件设计； 4.精通Verilog或VHDL等硬件描述语言； 5.熟悉仿真工具（如ModelSim、VCS）和硬件验证工具； 6.良好的问题解决能力和团队合作精神。

【岗位职责】 1. 根据MAC/PCS IP spec及芯片架构，制定详细的验证计划与验证方案，完成功能点分解与场景提取； 2. 规划并开发基于UVM的可复用验证环境，搭建参考模型、记分板、断言及覆盖率模型，主导验证signoff； 3. 负责用例开发与调试，参与前仿到后仿全流程，完成代码覆盖率与功能覆盖率的收集、分析及收敛； 4. 主导MAC/PCS专项验证，包括： · 以太网帧处理（MAC寻址、VLAN、流量控制/Pause、统计等）； · PCS子层特性：8B/10B、64B/66B编码/解码、对齐机制、通道绑定与去偏斜、RS-FEC、AM（对齐标记）插入与锁定； · 与SerDes/PMA接口的交互验证（链路状态机、误码注入、训练协议等）； 5. 负责IP的功能正确性与性能验证，覆盖不同帧长下的吞吐率、反压处理、多端口调度及QoS场景； 6. 与设计团队紧密合作，定位RTL缺陷并推动问题闭环，参与FPGA原型验证及底层驱动联调； 7. 支持芯片回片后的MAC/PCS相关硅后验证，协助系统团队完成协议一致性测试、眼图及误码率测试的问题复现与分析。 【任职要求】 1. 本科及以上学历，3-10年数字芯片验证经验，至少完整参与过一款以太网MAC或高速接口类IP/子系统的流片项目； 2. 深入理解以太网IEEE 802.3协议（10/100/1000M，10G/25G/100G及以上），有实际的MAC与PCS功能验证经验，熟悉PCS关键特性（块同步、对齐标记、RS-FEC编码/解码、链路状态机）者优先； 3. 精通SystemVerilog及UVM验证方法学，能独立搭建验证环境，完成IP/Subsys/SOC级验证、测试点分解及代码/功能覆盖率分析； 4. 有钻研精神，能独立解决复杂验证难题；具有良好的口头与书面沟通能力、团队合作能力。

岗位职责： 1、负责面向 TPU / AI 加速芯片集群的高速光互联总体方案设计，覆盖芯片间、板间、机柜内、机柜间及数据中心级互联架构。 2、根据 TPU 训练/推理集群对高带宽、低时延、低功耗、高可靠性和大规模扩展的需求，制定端到端光互联技术方案，包括链路预算、拓扑架构、光网络规划、速率演进和系统集成路径。 3、负责 OCS（Optical Circuit Switching）相关方案设计与评估，包括全光交换/光路交换架构、光交换矩阵、MEMS/硅光交换方案、调度机制、链路重构策略及其在 AI 集群互连中的应用。 4、负责 WDM / CWDM / DWDM 等波分复用方案设计，包括波长规划、通道间隔、链路预算、光功率均衡、Mux/Demux 选型、波长稳定性、温漂控制和系统可靠性评估。 5、负责光器件及关键模块选型，包括光模块、硅光芯片、激光器、调制器、探测器、光交换器件、WDM 器件、AWG、Mux/Demux、光纤连接器等。 结合 TPU 系统架构，评估光互联、OCS、WDM、CPO/NPO/LPO 等技术路线对集群带宽、时延、功耗、成本、布线复杂度、散热和可靠性的影响。 6、与芯片、硬件、封装、SI/PI、热设计、网络架构、系统软件、调度算法及供应链团队协同，推动光互连方案从概念设计、器件评估、样机验证到量产导入。 7、负责高速光电链路及光网络的性能验证，包括 BER、眼图、抖动、链路裕量、光功率预算、插损、回损、串扰、OSNR、热稳定性、长期老化和可靠性测试。 8、跟踪行业前沿技术，包括 800G/1.6T/3.2T 光互连、硅光、CPO、NPO、LPO、Linear Drive Optics、光 I/O、OCS、WDM、VCSEL、EML、DFB、相干/非相干光通信等，并形成技术路线建议。 9、主导与光模块、硅光、光交换、波分器件、封装和测试设备供应商的技术交流、方案评审、器件导入、性能对标和商务技术评估。 10、建立光互联方案设计规范、OCS/WDM 方案评估方法、器件选型标准、测试验证流程和问题定位方法论。 11、支持研发过程中的复杂问题分析，包括高速链路失效、光功率异常、波长漂移、光交换稳定性、信号完整性、热漂移、器件一致性和量产良率问题。 任职要求： 1、光通信、电子工程、微电子、通信工程、光电信息、物理或相关专业本科及以上学历，硕士或博士优先。 2、具备 8 年以上光通信、数据中心互联、高速 SerDes、硅光、光模块、OCS、WDM 或 AI/HPC 互联相关经验；有 TPU/GPU/NPU/AI 加速系统互联经验者优先。 3、熟悉高速光互联系统架构，理解从电接口、SerDes、光电转换、波分复用、光交换到系统集成的完整链路设计。 4、熟悉 OCS 光路交换技术，了解 MEMS 光交换、硅光交换、光背板、全光交换矩阵、动态光路重构、拓扑调度及其在 AI 集群中的应用。 5、熟悉 WDM / CWDM / DWDM 技术，能够进行波长规划、光功率预算、链路损耗分析、通道串扰分析、温度漂移评估和器件选型。 6、熟悉 400G/800G/1.6T 等高速光模块或光互联方案，了解 OSFP、QSFP-DD、CPO、NPO、LPO、硅光、Co-Packaged Optics、Linear Drive Optics 等技术路线。 7、熟悉光器件关键指标及选型方法，包括发射光功率、接收灵敏度、消光比、插损、回损、色散、串扰、通道间隔、波长稳定性、带宽、热特性、可靠性、寿命和一致性。 8、熟悉高速链路和光网络测试方法，能够使用 BERT、采样示波器、光谱仪、光功率计、网络分析仪、TDR、误码仪、可调激光器、光开关测试平台等设备进行问题分析和性能验证。 9、理解 AI 训练/推理集群对互连网络的需求，包括高带宽、低时延、低功耗、高端口密度、低拥塞、高可靠性和可扩展性。 10、具备系统架构能力，能够在性能、功耗、成本、可制造性、可维护性、供应链成熟度和长期技术演进之间进行综合权衡。 11、具备良好的跨团队协作能力，能够与芯片、硬件、封装、结构、热设计、网络、软件、测试、制造和供应商团队高效沟通。 12、具备较强的问题定位和技术攻关能力，能够主导复杂光电系统、光交换系统和波分链路问题的分析、验证和闭环解决。 加分项： 1、有 OCS、全光交换、MEMS 光交换、硅光交换或动态光网络调度相关项目经验。 2、有 WDM / CWDM / DWDM、AWG、Mux/Demux、波长锁定、波长调谐或多波长光源方案设计经验。 3、有大型 AI 训练集群、HPC 系统、数据中心交换网络或 Scale-out / Scale-up 光互联方案设计经验。 4、熟悉 Broadcom、Marvell、NVIDIA、Intel、Coherent、Lumentum、Innolight、Eoptolink、Accelink、Molex、Senko、Ayar Labs、Lightmatter、Celestial AI 等相关生态或供应链资源。 5、具备英文技术文档阅读、撰写及国际供应商技术沟通能力。

岗位职责： 1. 根据芯片设计需求，与DFT和设计团队紧密合作，制订芯片ATE测试方案，保证芯片测试覆盖率。 2. 负责CP/FT测试程序开发和调试，按项目要求输出相关测试文档和报告。 3. 负责CP/FT测试硬件的设计和验证，包含Load Board、Probe Card、Socket、Change Kit等。 4. 负责开发CHAR/HTOL等工程验证程序，支持芯片的可靠性和特性验证。 5. 量产阶段负责测试数据跟踪分析，优化测试时间、降低测试成本，解决量产过程中的测试稳定性及异常问题，保证量产出货。 任职要求： 1. 熟悉93K、UltraFlex 等业界主流ATE测试平台，能独立开发ATE测试程序。 2. 精通C/C++/VBA等ATE开发语言，熟悉Python、Perl等脚本语言。 3. 有Load Board、Probe Card等测试硬件设计经验。 4. 熟悉芯片测试原理和测试流程，具备良好的电子和半导体基本知识。 5. 具备较强的数据分析和问题定位能力。 6. 具备良好的跨部门协作能力和团队合作意识。 7. 具有大功耗SOC芯片测试经验者优先。

核心岗位职责： 1.制定并落地与 TPU 芯片研发战略对齐的 IT 路线图，统筹 IT 架构顶层设计，适配芯片全生命周期需求。 2.搭建运维高可用研发环境（HPC 集群、共享存储等），支撑 EDA 工具高效运行，落地 CI/CD 流水线赋能研发提效。 3.搭建芯片研发数据安全体系，落实分级访问、数据防泄漏等合规要求，防范安全风险。 4.统筹 IT 运维与服务，保障核心系统 7×24 小时稳定运行，优化服务流程，管控 IT 预算与供应商。 5.推动公司数字化转型与 AI 提效落地，搭建核心业务系统。 核心任职要求： 1.全日制本科及以上学历，计算机、电子信息等相关专业；8 年以上 IT 管理经验，至少 3 年半导体 / 芯片设计（GPU/TPU 优先）行业经验。 2.精通 Linux/Windows 混合环境、TCP/IP 网络、虚拟化技术，具备 HPC 集群、云计算平台部署运维经验，熟悉 EDA 工具及 License 管理。 3.深刻理解芯片研发全流程，能精准解决研发 IT 支撑痛点，具备信息安全合规及数据防泄漏经验。 4.具备出色的团队领导、跨部门沟通及危机处理能力，有战略思维、成本意识与创新意识。

工作职责： 作为一名Diag软件工程师，您将与架构团队一起解决AI加速器的使能、测试与优化工作，提供芯片套件的软件开发； 1. 负责硬件抽象层(HAL)的设计与开发，构建轻量化硬件调试框架； 2. 设计芯片自动化测试系统，以支持芯片的硅前/硅后的测试调试； 3. 负责芯片硅前在硬件仿真平台上的软硬件协同验证； 4. 协同软硬件团队定位和优化AI加速器系统的关键问题。 岗位要求 1. 计算机、微电子等相关专业，本科及以上学历，有从事AI芯片Diag软件开发经验或驱动开发经验者优先； 2. 5年左右系统编程经验，熟悉Linux内核编程； 3. 熟悉内存管理和IO虚拟化，具备丰富的驱动开发和性能优化经验； 4. 熟悉PCIE接口及驱动框架是加分项；

岗位职责 1、完成芯片端至连接器、线缆全链路SI 信号完整性、PI 电源完整性设计工作，落地 DDR、PCIe 高速接口封装与板级设计规范，执行设计验收标准。 2、负责板级、封装级 PDN 电源网络设计，完成 PDN 阻抗仿真分析，规划去耦电容排布、电源层叠结构，评估 IR 压降、电源噪声等电源完整性问题并输出优化方案。 3、开展高速链路信号完整性仿真建模、参数调试，完成 S 参数、阻抗、串扰、时序等关键指标仿真验证，输出仿真报告与设计优化建议。 4、参与硬件样板调试、系统测试工作，配合完成 SI/PI 相关问题排查、失效问题分析，联动实测数据修正仿真模型，对齐仿真与实测结果。 5、熟练使用 Ansys、Cadence 主流 SI/PI 仿真工具，跟进高速接口基础技术迭代，落实团队标准化仿真流程与设计流程。 6、协同芯片后端、封装设计、硬件研发、测试等跨部门团队，配合完成项目设计落地、问题同步与进度推进，保障项目顺利量产。 任职要求 1、硕士及以上学历，微电子、电子信息、电磁场微波、通信工程等相关专业，3-5 年 SI/PI 独立工作经验，有芯片 - 板级全链路项目实操经验优先。 2、扎实掌握高速数字电路、传输线理论、信号与电源完整性基础原理，熟悉高速总线接口电气特性。 3、熟练使用 Sigrity、SIwave、HFSS 等常用 SI/PI 仿真工具，可独立完成常规高速链路、电源网络仿真设计。 4、熟悉 DDR、PCIe Gen4等主流高速接口设计要点，了解服务器、工控、SoC 类产品 SI/PI 设计思路。 5、掌握 TDR、VNA、示波器等基础高速测试仪器使用，具备样板调试、问题定位经验优先。 6、具备良好的项目执行力与沟通能力，做事严谨细心，能够独立承担模块级 SI/PI 设计任务，服从项目工作安排。

岗位职责： 1. 负责核心模块微架构设计，撰写详细设计文档； 2. 负责协助制定验证规划和执行计划； 3. 负责RTL代码编写、子模块综合和PPA优化； 4. 负责子模块仿真验证、覆盖率收集和分析等； 5. 负责协助回片相关功能调试。 任职要求： 1. 微电子、计算机或者电子技术相关专业，本科及以上学历； 2. 4年及以上工作经验；有GPU/GPGPU/NPU算力Core设计经验优先； 3. 有向量运算/矩阵运算 PPA优化经验优先； 4. 精通 IEEE 754 浮点运算标准，熟悉相关运算原理及硬件实现方法，并有丰富的PPA优化经验； 5. 良好的沟通能力和团队合作能力，能够应对工作压力和挑战； 6. 有量产芯片经验优先。

主要职责： 1.主导 AI 加速器 SoC 顶层架构设计，完成子系统划分、存储、时钟复位、电源域整体规划，沉淀跨产品线复用架构方案。 2.统筹片上 NoC 互连与数据通路设计，完成流量调度、仲裁策略优化，平衡 SoC 带宽、时延、功耗与面积指标。 3.负责 C2C/D2D 互连、Chiplet 协同及 SoC 安全架构，覆盖可信根、安全启动、隔离域与芯片全生命周期安全管控。 4.统筹资源搭建 SoC 级 PPA 仿真模型，开展架构瓶颈分析与方案量化对比，跨团队协同落地设计，降低流片与量产风险。 5.负责 PCIe、CXL、DDR/HBM 等高速接口架构设计，定义 IO 拓扑、带宽 QoS、虚拟化及扩展能力。 任职资格： 1.硕士8 年以上 SoC 架构研发经验，有芯片流片量产经验优先。 2.深入理解 AI 加速器 SoC 架构，熟悉 GPU、TPU、NPU 系统设计，精通高速接口、片上互连及缓存一致性协议。 3.熟练使用 SystemC/TLM 等建模工具，具备 SoC 级性能、功耗、面积建模与架构验证实战经验。 4.掌握 C2C/D2D 互连、Chiplet 先进封装、SoC 安全或电源管理架构者优先。 5.具备优秀系统权衡思维与跨团队推动能力，英文读写流畅，可对接海外 IP、EDA 及合作团队。

岗位职责： 负责 DDR Controller/PHY IP 验证工作，基于 SystemVerilog/UVM 搭建验证环境，开发测试用例，完成 DDR 协议功能验证、性能验证、随机验证、Coverage Closure 及 Regression Debug，支持芯片项目验证 Sign-off。 任职要求： 1. 熟悉数字 IC 验证流程； 2. 熟练掌握 SystemVerilog/UVM； 3. 熟悉 DDR4/DDR5/LPDDR 协议； 4. 熟悉 VCS/Questa/Xcelium 等仿真工具； 5. 具备 Coverage 分析、Bug Debug 能力； 6. 熟悉DDR的主要技术指标，熟悉DDR的training flow及主要参数配置； 7. 有 DDR Controller/PHY 验证经验优先； 8. 有大芯片bringup经验或者大规模量产经验优先。

主要职责： 1. 协助架构完成存储子系统功能定义和性能分析； 2. 协助架构完成存储子系统的RTL实现、验证工作，包括总线协议的梳理、接口定义、时序匹配等，协助子系统高质量交付； 3. 实现仲裁，链表，Reorder等常用设计； 4. 配合后端设计、验证等相关团队，解决设计流程中跨团队协作的技术问题，推动项目顺利进展； 5. 深入理解CDC/RDC/LINT方法论并改进相关flow，适配不同领域的设计需求； 6. 主导或协助前端设计中的跨时钟域检查，识别并解决设计中的时序、功能风险, 加速设计收敛。 任职要求： 1. 计算机科学或微电子的硕士以上学历，学习能力强； 2. 至少3年以上相关领域经验； 3. 熟悉AMBA（AXI/AHB/APB）总线协议； 4. 熟悉计算机体系结构； 5. 熟悉Verilog或VHDL等硬件描述语言； 6. 熟悉tcl/python等脚本； 7. 良好的问题解决能力和团队合作精神，责任心强。

岗位职责： 1.负责制定AI核SST级别验证方案、验证规划和执行计划，核验验证结果，收集覆盖率并分析，撰写验证相关文档； 2.负责搭建UVM验证平台，集成ISS模型，随机指令发生器及编译器等，开发测试案例，完成功能和性能验证； 3.负责整个AI核级别的验证case规划，回归，开发统筹等； 4.负责和SOC团队，软件团队，FPGA团队进行沟通，在AI核层面进行case的复现； 5.负责验证的模块的质量活动及交叉检查； 6.负责部分复杂脚本开发。 岗位要求： 1.微电子、计算机或者电子技术相关专业，硕士及以上学历； 2.5年及以上工作经验，熟悉CPU/GPU/NPU验证优先； 3.熟练掌握SystemVerilog语言，UVM验证方法学，熟悉4.Makefile/Tcl/Perl/Python脚本,同时熟悉formal更佳 5.熟悉core类IP基础概念，如指令集，流水线等，熟悉模块级验证流程，熟悉AXI/APB/AHB等总线协议；，熟悉ISS模型，指令发生器，编译器的工作原理、熟练掌握C/C++语言，有仿真建模及软硬件仿真平台经验优先；熟练掌握VCS/Verdi/DVE等EDA工具； 6.良好的沟通能力和团队合作能力，能够应对工作压力和挑战；

职位概述： 我们正在寻找一位技术顶尖、经验丰富的产品验证专家，专注于PCIe (Gen5/Gen6) 和400G/800G/1.6T 高速以太网接口的系统级验证。您将负责定义和验证产品的Bounding Box，确保芯片在极端电气条件、复杂协议交互和严苛系统环境下，实现稳定、可靠、高性能的数据传输。 岗位职责： 1. 负责 PCIe Gen5/6 及 400G+ Ethernet 的 Bounding Box 定义，基于行业标准精确界定 PHY 层及链路层性能边界。 2. 设计覆盖全 Corner 点的高速 IO 系统级验证方案，开发并优化自动化测试脚本，提升协议一致性及互操作性测试效率。 3. 搭建并维护高阶验证平台，熟练操作 65GHz+ 示波器、误码仪及网络分析仪，执行严谨的 SI/PI 耦合测试。 4. 深入分析链路训练失败、FEC 错误率超标等异常，准确定位设计或工艺层级的根本原因，协同跨职能团队推动问题解决。 5. 编写专业验证报告并总结经验教训，建立高速 IO 验证知识库，为产品发布风险评估及客户支持提供专业意见。 任职资格： 1. 电子、微电子或相关专业硕士及以上学历，具备 5-8 年芯片行业验证经验，且拥有 PCIe Gen5/6 或 400G+ Ethernet 实战背景。 2. 精通高速信号完整性（SI）及电源完整性（PI）原理，深度理解 PAM4 调制、眼图、抖动及通道损耗等核心概念。 3. 熟练掌握高带宽示波器、BERT、协议分析仪等仪器的使用，并具备使用 Python/TCL 脚本开发自动化测试工具的能力。 4. 具备强大的逻辑思维与数据分析能力，能从海量测试数据中发现规律并独立处理复杂的系统级稳定性问题。 5. 拥有优秀的沟通协调能力与抗压能力，工作细致严谨，能够快速掌握行业最新高速互连技术与协议规范。

岗位名称：应链负责人 汇报对象：CEO 工作地点：上海张江 岗位职责： - 战略规划：识别供应链全链路潜在风险（产能、质量、合规、地缘政治等），制定风险防控措施及业务连续性计划。 - 供应商管理：主导供应商寻源、评估、谈判与长期合作维护，建立战略供应商库及多源供应策略。 - 全流程履约管理：统筹芯片委外生产全链路，包括流片、封装、测试、物料齐套及仓储物流等环节，建立标准化量产流程与机制；联动销售、研发部门，制定供需计划、晶圆启动计划及交付计划，跟踪工单执行进度，保障订单按时、按质、按量交付，提升客户满意度。 - 成本与库存管控：搭建芯片全流程成本模型，主导核心供应商年度价格谈判。 任职要求 - 经验背景：本科及以上学历，15年以上供应链管理经验，熟悉Fabless模式，精通晶圆流片、封装测试全流程及供应链各环节管控；8年以上团队管理经验，具备带领跨职能团队解决复杂供应链问题（如NPI落地、产能短缺、成本优化）的实战经历；有AI大芯片、SOC芯片相关供应链管理经验，或从0到1搭建供应链团队/体系经验者优先。 - 专业能力：熟悉先进工艺制程、封装测试流程及质量管理；具备丰富的晶圆代工厂、封测厂人脉资源及高层谈判经验，能有效争取产能、优化合作条款；了解芯片采购、测试、量产流程及EDA/IP相关供应链管理者优先。 - 核心素养：具备出色的战略思维、决策力及执行力，能在复杂环境（产能波动、交付高压）下高效推进工作；拥有优秀的沟通协调能力、跨部门协作能力及问题解决能力，具备矩阵式组织中的推动能力；抗压性强，具备强烈的责任心、自驱力及成本意识。