此芯科技（上海）有限公司

Responsibility 职责  Participate in interface definition  Be responsible for interface IP verification  Participate in verification strategy, work on the test plan, implementation etc.  Build up or study the existing verification environment and make improvement  Write and debug test cases to verify the interface IPs  Running regression and improving coverage  Work with SoC team for system level verification Requirements 背景要求  Be familiar with SV and UVM  Demonstrates good teamwork attitude  Good script skills of Perl/TCL/Python  Knowledge on any of the high-speed interface like PCIe/USB/MIPI/UFS/HDMI/DP etc. is a plus  Strong problem-solving skills and self-motivated

Responsibility 职责  Participate in interface definition  Work on micro-architecture specification  Work on interface IP integrating，debugging，improving etc.　  Work on RTL coding, run Lint/CDC check，Synthesis and timing analyzing etc.  Work with SoC team to do the integration，debug，system level optimization etc.  Support SoC team and PD team for system level design and physical design.  Participate in prototyping etc. Requirements 背景要求  Knowledge on the IC front-end design  Experience in ASIC design flows and usage of related EDA tools  Ability to work effectively alone or as well as in a team  Demonstrates good teamwork attitude  Good script skills of Perl/TCL/Python  Knowledge on any of the high-speed interface like PCIe/USB/MIPI/UFS/HDMI/DP etc. is a plus  Strong problem-solving skills and self-motivated

Responsibility 职责  Participate in SOC function definition 参与SOC设计功能定义  Work on SOC micro-architecture specification 负责撰写SoC微架构  Work on SoC integration, debug and system level optimization etc.　 负责SoC集成、调试和系统优化  Work on RTL coding, run Lint/CDC check，UPF check，Synthesis and Timing analysis etc. 负责RTL编写，Lint/CDC检查，UPF检查，综合，时序分析等  Support other teams for DFT design，SoC Verification and Physical design. 支持其他团队完成DFT设计，SOC验证和物理实现 Requirements 背景要求  IC/EE/CS，5 years with BS or 2 years with MS and above 集成电路/电子工程/计算机科学，本科及以上学历，本科5年/硕士2年以上相关工作经验；  Experience in ASIC design flows and usage of related EDA tools 熟悉ASIC设计流程和相关EDA工具  Good script skills of Perl/TCL/Python 具有较好的脚本能力（Perl/TCL/Python）  Experience of SOC top-level integration is a plus 具有SOC顶层集成经验的优先考虑  Good teamwork attitude 良好的团队合作精神  Strong problem-solving skills and self-motivated 具有较强的自驱力和独立解决问题的能力

工作职责： 1、参与公司级项目的IP & SOC Level PV工作； 2、协助PV regression，处理PV仿真结果数据； 3、整理文档数据库，汇总PV数据，整理对比分析报表。 任职资格： 1、计算机、软件工程等相关专业在读； 2、有Software背景，有一定的脚本编写能力（Perl / Python）； 3、有很好的数据和报表处理能力（加分项：有数据库建立和管理能力）；

Responsibility 职责  负责高性能block Synthesis 和 P&R  深入分析synthesis和P&R的结果，和IP designer合作， 优化block level PPA  与SOC Design/Floorplan/STA/EMIR/Physical Verification 团队紧密合作， 完成block level Formal/Timing /Power/DRC/LVS signoff  参与block Synthesis/P&R methodology/flow的制定与优化 Requirements 背景要求  集成电路/电子信息/计算机科学与技术专业，本科及以上学历，2年以上相关工作经验；  理解synthesis和P&R方法学， 熟悉Synopsys/Cadence 设计流程  具有7nm 及其以下高端工艺block Synthesis或者P&R 经验 ；  熟悉Perl，TCL，Python等脚本语言  具有项目责任感和团队合作精神；  敢于接受挑战，学习能力强， 富有创新精神

Responsibility 职责  根据设计规格，制定验证方案，提取验证需求，完成模块级或芯片级验证；  搭建验证环境，开发测试用例，执行回归测试，完成覆盖率收集和分析；  独立或与芯片设计工程师配合完成问题定位；  参与芯片整个研发周期的验证工作；  负责公共验证平台的组件开发与维护； Requirements 背景要求  集成电路/电子信息/计算机科学与技术专业，本科及以上学历，本科5年/硕士2年以上相关工作经验；  熟悉SystemVerilog语言； 熟悉UVM验证方法学；  熟悉VCS、NC等至少一种仿真工具， 熟悉verdi debug工具；  熟悉Makefile/Perl/Python/Shell等至少一种脚本语言；  具备较强的学习能力和问题分析能力；  良好的团队合作精神，以及沟通能力，认真负责的工作态度；

Responsibility 职责  负责高性能block Synthesis 和 P&R  深入分析synthesis和P&R的结果，和IP designer合作， 优化block level PPA  与SOC Design/Floorplan/STA/EMIR/Physical Verification 团队紧密合作， 完成block level Formal/Timing /Power/DRC/LVS signoff  参与block Synthesis/P&R methodology/flow的制定与优化 Requirements 背景要求  集成电路/电子信息/计算机科学与技术专业，本科及以上学历，2年以上相关工作经验；  理解synthesis和P&R方法学， 熟悉Synopsys/Cadence 设计流程  具有7nm 及其以下高端工艺block Synthesis或者P&R 经验 ；  熟悉Perl，TCL，Python等脚本语言  具有项目责任感和团队合作精神；  敢于接受挑战，学习能力强， 富有创新精神

Responsibility 职责  与Arch部门以及设计部门紧密合作，负责SOC 多媒体子系统前端验证计划的完整性；.  负责arm SoC系统多媒体验证流程设计，验证平台的搭建与优化；.  根据项目整体进度规划验证执行计划，跟踪执行进度及风险管理；  协助软件和validation team进行芯片平台多媒体子系统的bring-up和测试。 Requirements 背景要求  集成电路/电子信息/计算机科学与技术专业，本科及以上学历，本科4年/硕士2年以上相关工作经验；  熟悉arm SoC系统架构；  熟练掌握System Verilog, 熟悉UVM方法学，熟悉AMBA协议；  优先考虑具有音视频IP或系统验证经验；；  优先考虑熟练掌握perl, python等脚本；  优先考虑熟悉各种音视频协议； 具有项目责任感和团队合作精神；沟通能力强，执行能力强；认真负责，考虑问题细致谨慎，能够独立分析解决问题

岗位描述 1、参与SoC芯片的架构设计； 2、参与GPU及相关IP的性能评估和选型； 3、完成GPU子系统的架构设计和子系统集成等工作及子系统交付； 4、配合验证、应用等相关部门完成GPU子系统性能优化及调试； 5、负责GPU子系统SDC设计维护，配合实现部门完成Synthesis、DFT、STA、UPF等 6、参与芯片设计流程建设。 任职要求： 1、 通信、电子、计算机等相关专业硕士及以上学历； 2、两年以上芯片数字电路设计和验证相关经验； 3、熟练掌握Verilog和相关仿真环境； 有一定的脚本开发能力（python/perl/shell 一项以上为佳）； 4、熟悉SoC设计流程 ，具有低功耗设计UPF经验为佳； 5、 熟悉ARM v8 或v9体系架构，有基于ARM GPU IP 的SOC开发经验和PPA优化经验为佳； 6、 熟悉计算机体系结构, 熟悉AMBA4/5接口协议为佳； 7、 具备基于ARM架构的CPU/GPU等开发经验者优先； 8、 良好的沟通能力和团队合作精神。

Responsibility 职责  与Arch部门以及设计部门紧密合作，负责SOC 系统前端验证计划的完整性；.  负责arm SoC系统性能验证流程设计，验证平台的搭建与优化；.  根据项目整体进度规划验证执行计划，跟踪执行进度及风险管理；  协助芯片validation team进行芯片平台性能的测试。 Requirements 背景要求  集成电路/电子信息/计算机科学与技术专业，本科及以上学历，本科5年/硕士2年以上相关工作经验；  熟悉arm SoC系统片上网络架构；  熟练掌握System Verilog, 熟悉UVM方法学，熟悉AMBA协议；  优先考虑有soc 产品成功tapeout经验；  优先考虑熟练掌握perl, python等脚本；  优先考虑有系统性能分析或者验证经验； 具有项目责任感和团队合作精神；沟通能力强，执行能力强；认真负责，考虑问题细致谨慎，能够独立分析解决问题

职责： 1、参与芯片产品规格制定和芯片功耗竞争力分析，分解SOC功耗系统需求； 2、参与SOC低功耗架构方案； 3、配合SOC设计人员制定SOC低功耗开发流程与质量验收标准，参与DV低功耗验证方法学制定； 4、参与芯片低功耗验证和底层软件开发以及回片产品化相关工作； 5、参与相关低功耗模块的开发和集成。 6、负责soc top upf的编写。 任职要求： 1、3年以上ASIC设计经验； 2、熟悉SOC低功耗设计技术，例如ADM/ AVS与实时DVFS动态与静态功耗设计； 3、熟悉PowerPro等功耗分析调优工具，及UPF综合、formal等流程； 4、积极主动，有责任心，学习能力强，沟通顺畅，团队合作意识好。

职责: 1、参与SOC设计架构定义。 2、为设计团队搭建了flow infrastructure。 3、搭建integration流程，包括：chip/tileRTLgeneration，Library/memorygeneration，RTLsanitysignoff等。 4、为芯片时钟、复位、CRG、debugchain、IO等提供了implementation guideline。 5、定义了芯片的logic level的signoff方法，并完成了所有检查，确保了芯片的正确性。 6、为每个milestone定义了RTL/netlist/SDC/UPF的质量标准和相关的检查方法，并推动每个团队满足这些要求。 7、协助完成fullchip sdc。 背景要求 1、集成电路/电子工程/计算机科学，本科及以上学历，本科5年/硕士2年以上相关工作经验； 2、熟悉ASIC设计流程和相关EDA工具 3、具有较好的脚本能力（Perl/TCL/Python） 4、具有SOC顶层集成经验的优先考虑 5、良好的团队合作精神 6、具有较强的自驱力和独立解决问题的能力

Responsibility 职责  与Arch部门以及设计部门紧密合作，负责芯片验证计划的完整性；.  负责验证流程设计，芯片验证平台的搭建与优化；.  根据项目整体进度规划验证执行计划，跟踪执行进度及风险管理；  负责芯片power feature验证signoff；  参与后端power feature测试。 Requirements 背景要求  集成电路/电子信息/计算机科学与技术专业，本科及以上学历，本科5年/硕士2年以上相关工作经验；  熟练掌握UPF/CPF， Power aware验证方法；  熟练掌握System Verilog, 熟悉UVM方法学，熟悉AMBA协议；  优先考虑有soc 产品成功tapeout经验；  优先考虑熟练掌握perl, python等脚本；  具有项目责任感和团队合作精神；沟通能力强，执行能力强；认真负责，考虑问题细致谨慎，能够独立分析解决问题。

职位描述： 1. 参与SOC中定制电路和模块的Specification； 2. 模拟和混合信号IC电路的设计和仿真验证； 3. 负责产生和交付定制电路或模块对应的设计交付件； 4. 负责与版图工程师沟通电路性能需求的布局和设计要点，促成版图设计的优化； 5. 定制芯片模块的测试计划，并在流片后配合芯片的调试和测试； 6. 负责芯片设计过程中相关设计文档和专利的编写； 任职要求： 1. 3年以上模拟电路设计经验，掌握模拟电路基础知识； 2. 精通LDO电路设计，有FinFET LDO电路设计经验优先； 3. 熟悉（DCDC、ADC、DAC、PLL、SRAM、Standard cell、I/O）模拟电路设计中任其一，有相关设计经验更佳； 4. 学习能力强、喜欢创新和挑战，有团队合作精神，有责任心； 5. 电子类相关专业本科及以上学位，有投片经验优先；

职责描述： 1、参与SoC芯片的架构设计； 2、参与CPU及相关IP的性能评估和选型； 3、完成CPU子系统的架构设计和子系统集成等工作及子系统交付； 4、配合验证、应用等相关部门完成CPU子系统性能优化及验证； 5、负责CPU子系统SDC设计，配合实现部门完成Synthesis、DFT、STA、UPF等 6、参与芯片设计流程建设。 任职要求： 1、 通信、电子、计算机等相关专业硕士及以上学历； 2、两年以上芯片数字电路设计和验证相关经验； 3、熟练掌握Verilog和相关仿真环境； 有一定的脚本开发能力（python/perl/shell 一项以上为佳）； 4、熟悉SoC设计流程 ； 5、 熟悉ARM v8 或v9体系架构，有基于ARM CPU IP 的SOC开发经验和PPA优化经验为佳； 6、 熟悉计算机体系结构，对Cache一致性和多核SOC架构设计有一定理解者优先； 7、 具备CPU、Cache、GPU（一项或多项）等开发经验者优先； 8、 良好的沟通能力和团队合作精神。