云天励飞

工作地点（多个base地可选） 南京, 成都, 上海, 深圳, 西安，北京 工作职责 1、Runtime系统设计与开发：参与设计、开发GPGPU软件栈，包括Runtime和用户态驱动（UMD）、内核态（KMD）等核心组件。 2、新特性实现与优化：依据AI与通用计算的应用需求，开发实现GPGPU驱动新特性；针对GPGPU硬件新特性，开发相应的软件支持。 3、性能分析与调优：对关键应用进行性能分析和性能优化，解决多级流水线、低开销上下文切换、异构同步等系统级问题。 4、跨团队协作：与硬件团队合作定义计算单元架构，驱动ISA（指令集架构）设计；与算法团队合作优化计算库（如BLAS、FFT）的硬件加速策略。 5、工具链开发：开发Profiling工具链，定位内核执行热点，提出架构级改进方案。 任职资格 1、学历与经验： a、计算机科学、电子工程、数学等相关专业本科及以上学历。 b、5年以上系统级软件开发经验，有GPU或GPGPU UMD驱动开发经验者优先。 2、技术能力： a、编程语言：精通C/C++编程语言，具备坚实的开发调试经验。 b、异构计算：熟悉至少一种通用计算API，如CUDA、HIP、OpenCL等，并深入理解其Runtime实现原理（如CUDA Driver API、HIP Runtime、OpenCL任务调度）。 c、系统架构：熟悉操作系统架构（Linux/Unix），精通Linux内核模块、DMA、PCIe通信等底层开发技术。 d、硬件知识：对现代GPGPU架构（如NVIDIA Ampere/AMD CDNA）有深入研究，熟悉SIMT执行模型、层级内存体系、硬件调度队列等核心机制。 3、加分项： a、有芯片Bringup项目经验者尤佳。 b、参与过国际开源异构计算项目（如PyTorch/XLA、TVM、Vulkan计算管线）并贡献核心代码。 c、有GPGPU/FPGA/ASIC等芯片厂商底层工具链开发经验，熟悉指令集模拟器（ISS）或性能建模工具。 优先考虑条件： 有AI相关研发经验，熟悉CUDA编程，熟悉AI框架（如TensorFlow、PyTorch），对一种或多种网络模型结构有深入理解。 具备跨团队沟通协作能力，有项目或团队管理经验者优先

工作职责 1负责搭建 AI NVR / 边缘盒子在传统安防渠道的销售体系 2负责与客户的商务洽谈、合作方案制定与签约执行，精准把握客户痛点，推动公司边缘 大模型AI 芯片解决方案的落地应用，确保客户满意度与项目交付成功率。 任职资格 1熟悉国内安防地面渠道;知道各省核心代理商、工程商、经销商在哪;能跑区域市场;能推动样机、试销、压货; 2识别并开拓潜在行业客户，涵盖但不限于机器人、无人机、安防、教育、交通、智能家居、金融等领域的头部企业与创新型公司，建立广泛而深入的客户联系网络。 3具有 5 年以上AI芯片或AI方案等相关行业业务拓展经验，至少 2 年以上边缘 AI 加速器或者大模型在边缘或端侧推广或者应用的经验，有成功的项目拓展与客户合作案例者优先。 4具有战略眼光，对行业前景有独到的见解，思维清晰，目标明确，执行力强； 5能够敏锐洞察市场机会，制定精准有效的业务策略；具备卓越的沟通协调、团队管理与跨部门协作能力，能够有效整合资源，推动项目落地。

工作地点（多个base地可选） 南京, 成都, 上海, 西安, 深圳, 北京 工作职责 1. 负责GPGPU平台的高性能集合通信库设计与实现，支持AllReduce、AlltoAll、Broadcast、AllGather、ReduceScatter等通信原语； 2. 负责GPGPU互联通信方案的设计与实现，实现高吞吐、低时延的数据传输方案； 3. 负责GPGPU集群拓扑的设计与实现，包括单机和多机场景，优化不同拓扑下的集合通信性能； 4. 负责集合通信库的性能调优。 任职资格 1. 计算机、电子信息、通信工程或相关专业本科及以上学历； 2. 熟悉 C/C++ 编程，熟悉面向对象设计与多线程并发模型； 3. 熟悉InfiniBand、RoCEv2等RDMA技术，熟悉GPUDirect P2P/RDMA/Async等技术原理； 4. 具备一定的性能分析能力，熟悉gdb、trace、perf、NSight等工具。 加分项： 1. 熟悉NCCL、NVSHMEM、RCCL、HCCL、UCX/UCC等通信库，或者有相关开发经验； 2. 熟悉CUDA Runtime，或者有相关开发经验； 3. 熟悉CUDA kernel算子，或者有相关开发经验； 4. 了解PCIe、NVLink等互联技术； 5. 了解scale up、scale out等互联方案。

岗位定位： 负责基于 GPGPU架构进行 算子设计、开发、性能优化与工程化落地。 支撑公司 AI/深度学习/高性能计算等场景，在硬件-软件协同、算子级别、运行时/库层面完成性能突破。 与硬件架构团队、编译器/运行时团队、上层算法团队紧密协作，形成从算子设计到部署端到端流程。 主要职责 1在 GPGPU 平台上，基于 CUDA／HIP／OpenCL／Triton 等编程框架设计并实现高性能算子（包括前向、反向、量化、内核融合、张量核 Tensor Core 优化等）。 2对已有算子（或新算子）在 GPU 上的执行路径进行剖析，定位瓶颈（如内存带宽、共享内存争用、线程／块 warp 调度、指令混合等），并进行优化。 3与编译器/运行时团队协作，将算子工程化为库、模块或 SDK，使上层算法/模型可复用高性能算子。 对算子在训练与推理场景中的性能、兼容性、稳定性进行验证（包括 FP32/FP16/INT8/FP8 等精度、混合精度、量化支持）。 4配合 硬件/平台团队完成 GPU 的 bring-up、调优、资源调度、异构融合（如 GPU+CPU、GPU+TPU、GPU+FPGA）场景。 5建立并维护算子性能分析、监控、调试工具与流程（如 Nsight 、Perfetto、内存/指令/SM 性能追踪）。 6撰写相关技术规范／文档、参与代码评审、与算法／产品团队沟通需求，确保算子交付质量并推动上线部署。 7跟踪 GPGPU 及深度学习硬件/软件最新技术发展，持续提出改进空间与创新方向。 岗位要求 1计算机科学、电子工程、微电子、物理等相关专业本科及以上学历，具备扎实算法、数据结构与并行计算基础。8年以上工作经验。 2扎实的 C／C++ 编程能力；熟练使用 CUDA、HIP、OpenCL 中至少一种，并对 GPGPU 编程模型（线程块 block、Warp 、共享内存、全局内存、异步 DMA、流 stream 等）有深入理解。 3熟悉 GPU 硬件架构（如 SM/Streaming Multiprocessor、Warp 调度、内存层次结构、纹理单元、张量核等）及其对算子性能的影响。 4具备算子级别的性能分析与优化经验：包括内存带宽利用率、计算单元利用率、指令吞吐、延迟遮蔽、内存访问对齐、线程/块维度调优等。 5熟悉常见深度学习框架（如 PyTorch、TensorFlow、JAX）或算子库 (CuDNN、CUTLASS、Triton) 的使用与原理，能够与算法团队合作将算子工程化。 6能够撰写清晰的技术文档、进行代码复审，有良好的跨团队沟通能力与问题解决能力。

岗位职责 1负责设计、实现公司自研 AI 编译器平台，包括从算子／图 IR 表示、调度优化、内核生成、代码生成到部署支持的完整流水线。 2构建算子自动生成或自动调度模块（包括算子 IR、模板生成、代码 gen 、性能模型或搜索机制）以支持多硬件、多精度、异构平台部署。 3优化编译流程中的关键环节：如图优化（算子融合、定型化、切分/划分）、内核调度（内存复用、并行策略、数据布局转换）、后端 codegen （矢量化、线程/块映射、专用指令）等。 4与算法团队、硬件架构团队、运行时／工具链团队协作：识别模型/算子在目标硬件（GPU、定制加速器、CPU／DSP）上的瓶颈，并通过编译器路径提供解决方案。 5将编译器产出工程化：构建模块化 SDK/库、提供接口给算法或框架、参与部署流程、确保生成的代码在训练／推理场景中的性能、稳定性、兼容性。 6建立并维护编译器性能分析、调试、测试流程：包括 IR 日志、生成代码 profile、回归测试、量化验证、不同硬件后端验证等。 撰写技术规范／文档、参与代码审查、推动编译器模块在产品/平台中到上线落地。 7跟踪编译器基础、算子自动建模、大模型/深度学习硬件加速器相关技术发展，提出改进或创新方向。 岗位要求 1计算机科学、电子工程、微电子、数学/物理或相关专业本科及以上学历。具备扎实的编译器原理、数据结构与算法、并行计算基础。 2精通 C++（现代 C++11／14／17）与／或 Python，有系统软件／编译器开发经验。 3熟悉编译器架构：包括前端解析、IR 设计、优化 pass、后端 codegen、调度/映射、目标硬件 code generation 等。 4熟悉深度学习模型及其执行特性（例如 CNN、Transformer 等）及其部署场景，对硬件资源（如 内存、带宽、算力、缓存、张量核等）有认识。 5能够理解或构建算子自动生成或调度流程（如 template 生成、自动调度搜索、性能模型辅助优化）。 6具备良好的跨团队沟通能力、文档撰写能力、问题分析与推动能力。 优先条件 有使用或理解 TVM、MLIR、TensorRT 等机器学习/深度学习编译器或类似自研平台经验。 具备多精度支持（如 FP16／INT8／混合精度）和／或异构硬件后端（GPU、ASIC、FPGA、DSP）调优经验。 熟悉 LLVM／MLIR 等开源编译框架，或有相关贡献背景。 熟悉 Linux 系统下性能分析／调优工具（如 perf、gdb、nvprof、Nsight 等）。 有模块化 SDK／库构建经验、CI/CD 流程经验、编译器测试覆盖经验。 拥有算法或深度学习背景，对上层模型调优、部署优化有一定理解。

上海、深圳、成都、西安、南京 均可以。 岗位职责： 1. 主导大算力AI芯片编译器的架构设计与开发，构建从深度学习框架到芯片指令的高效编译链路； 2. 深入优化LLVM/TVM/MLIR等中间表示层，解决算子融合、内存分配、指令调度等关键性能瓶颈； 3. 针对大算力芯片架构特性（如多核/异构/存算一体），设计编译器自动优化策略，提升计算资源利用率； 4. 建立芯片性能分析体系，通过编译层调优实现模型推理/训练性能的显著突破； 5. 协同硬件团队完成指令集定义与编译器适配，推动软硬件协同设计。 任职资格： * 必须项： * 硕士及以上学历，计算机/电子工程/数学相关专业，5年以上编译器开发经验 * 有AI芯片/GPU/TPU编译器开发成功案例 * 深入理解计算图优化、自动并行化、内存优化等编译技术 * 熟悉AI芯片架构（如SIMT/Tensor Core/NoC等）与性能分析方法 * 熟练掌握C++/Python，具备大型代码库架构设计能力 * 加分项： * 发表过相关顶会论文； * 主导过开源编译器项目（如TVM/XLA）核心模块开发； * 具备CUDA/ROCm等工业级工具链开发经验。

工作职责 1、领导研发团队，负责自研芯片板卡可靠性和可运维行的计划规划与软件架构设计 2、负责芯片及板卡可靠性体系设计：构建涵盖芯片、板卡级别的健康状态监控、故障预测、自动恢复（自愈）与RAS（可靠性、可用性、可服务性）能力 3、保障自研板卡部署与运行稳定性：支持完成自研板块的集群部署的稳定性和效率优化，设计并执行大规模长稳测试（Long-term Stability Test），提前发现系统性缺陷 4、具备极强的责任心和系统性思维，能主导跨团队（硬件、驱动、软件）的技术攻关，确保自研芯片板卡稳定可靠 任职资格 1、计算机、电子工程相关专业，8年以上大规模AI训练/推理集群或异构计算平台的可靠性架构与运维经验 2、必须具备自研AI芯片或GPU等异构硬件的集群可靠性实战经验，深刻理解其故障模式、健康监控指标与RAS（可靠性、可用性、可服务性）特性 3、精通硬件可观测性：具备构建芯片级、卡级立体化监控体系的能力，并能深度定制以采集关键硬件指标 4、稳定性保障权威：精通高可用架构设计，主导过大规模集群的长稳测试。

岗位职责 1负责 NPU 后端编译器的 LLVM 层实现，基于 TVM 生成的 LLVM IR，完成从中间表示到 NPU 目标指令的编译链路搭建与优化； 2深耕 LLVM 后端关键模块：设计并实现指令选择（Instruction Selection）逻辑，确保 LLVM IR 正确映射到 NPU 指令集中的高效指令； 3优化指令调度（Instruction Scheduling）策略，结合 NPU 硬件流水线特性（如延迟、吞吐量），减少指令间依赖冲突，提升执行效率； 4针对 NPU 的超长指令字（VLIW）架构特性，优化指令打包逻辑，将多条独立指令合理组合，最大化并行执行单元的利用率； 5负责寄存器分配（Register Allocation）优化，通过合理的寄存器分配与溢出处理（Spilling），避免寄存器溢出，最大化利用 NPU 寄存器资源； 6参与后续 Triton 前端的适配工作，推动 Triton IR 到 LLVM IR 的转换与优化，确保新增前端的编译链路兼容性； 7与 TVM 前端团队、NPU 硬件架构团队协作，分析编译过程中的功能 bug 与性能瓶颈（如指令调度冲突、寄存器压力过大），迭代优化编译策略； 岗位要求 1本科及以上学历，计算机科学、软件工程等相关专业，2 年以上 LLVM 后端开发经验； 2深入理解 LLVM 后端架构，熟悉指令选择（TableGen 描述）、指令调度（MachineScheduler）、寄存器分配（RegisterAllocator）的实现原理与源码； 3有自定义 LLVM Target 开发经验者优先（如为新硬件扩展 LLVM 后端、实现指令集映射）； 4了解异构计算架构的并行特性（如 VLIW、SIMD 等），能结合硬件特性设计编译优化策略者加分； 5熟悉 NPU 硬件架构特点（如计算单元类型、寄存器、指令集特性）者加分，能结合硬件特性设计编译优化策略； 6了解 TVM 工作原理（如 Relay IR 到 LLVM IR 的转换流程）或 Triton 编程模型者优先； 7精通 C/C++，熟悉 LLVM IR 语法与语义，有 LLVM Pass 开发或调试经验（如使用 llc、opt 工具分析编译过程）； 8具备良好的问题定位能力，能通过 LLVM 中间产物（.ll 文件、MachineInstr 日志）分析指令生成、调度或寄存器分配问题； 9有 AI 算子编译优化经验者优先。

Job Description: Design the overall architecture of our cloud-inference super-node & cluster, includingmulti-chip interconnection (e.g., NVLink-like protocols), memory-subsystem design(such as VRAM, memory, SSD),and network topology(Ethernet/InfiniBand)Optimize system-level performance, latency, and scalability to support large-scaleLLM deployment(scale-up&scale-out).Collaborate with chip architects andmechanical engineers to ensure thermal, power, and form-factor compliance withstandards. Drive system prototyping and validation with top internetdata-centercustomers. Requirements: 8+ years of experience in high-performance computing (HPC)or data-center system-architecture design. Deep expertise in multi-GPU/chip interconnect technologies, memory-subsystem design, and data-center network protocols.Familiarity with cloud-inference cluster deployment and large-scale AI-systemoptimization(especially scale-up). Ability to balance system-level trade-offs between performance, cost, and reliability.

工作地点（多个base地可选） 南京, 成都, 上海, 深圳, 西安 工作职责 1、Runtime系统设计与开发：参与设计、开发GPGPU软件栈，包括Runtime和用户态驱动（UMD）、内核态（KMD）等核心组件。 2、新特性实现与优化：依据AI与通用计算的应用需求，开发实现GPGPU驱动新特性；针对GPGPU硬件新特性，开发相应的软件支持。 3、性能分析与调优：对关键应用进行性能分析和性能优化，解决多级流水线、低开销上下文切换、异构同步等系统级问题。 4、跨团队协作：与硬件团队合作定义计算单元架构，驱动ISA（指令集架构）设计；与算法团队合作优化计算库（如BLAS、FFT）的硬件加速策略。 5、工具链开发：开发Profiling工具链，定位内核执行热点，提出架构级改进方案。 任职资格 1、学历与经验： a、计算机科学、电子工程、数学等相关专业本科及以上学历。 b、5年以上系统级软件开发经验，有GPU或GPGPU UMD驱动开发经验者优先。 2、技术能力： a、编程语言：精通C/C++编程语言，具备坚实的开发调试经验。 b、异构计算：熟悉至少一种通用计算API，如CUDA、HIP、OpenCL等，并深入理解其Runtime实现原理（如CUDA Driver API、HIP Runtime、OpenCL任务调度）。 c、系统架构：熟悉操作系统架构（Linux/Unix），精通Linux内核模块、DMA、PCIe通信等底层开发技术。 d、硬件知识：对现代GPGPU架构（如NVIDIA Ampere/AMD CDNA）有深入研究，熟悉SIMT执行模型、层级内存体系、硬件调度队列等核心机制。 3、加分项： a、有芯片Bringup项目经验者尤佳。 b、参与过国际开源异构计算项目（如PyTorch/XLA、TVM、Vulkan计算管线）并贡献核心代码。 c、有GPGPU/FPGA/ASIC等芯片厂商底层工具链开发经验，熟悉指令集模拟器（ISS）或性能建模工具。 优先考虑条件： 有AI相关研发经验，熟悉CUDA编程，熟悉AI框架（如TensorFlow、PyTorch），对一种或多种网络模型结构有深入理解。 具备跨团队沟通协作能力，有项目或团队管理经验者优先

岗位定位： 负责基于 GPGPU架构进行 算子设计、开发、性能优化与工程化落地。 支撑公司 AI/深度学习/高性能计算等场景，在硬件-软件协同、算子级别、运行时/库层面完成性能突破。 与硬件架构团队、编译器/运行时团队、上层算法团队紧密协作，形成从算子设计到部署端到端流程。 主要职责 1在 GPGPU 平台上，基于 CUDA／HIP／OpenCL／Triton 等编程框架设计并实现高性能算子（包括前向、反向、量化、内核融合、张量核 Tensor Core 优化等）。 2对已有算子（或新算子）在 GPU 上的执行路径进行剖析，定位瓶颈（如内存带宽、共享内存争用、线程／块 warp 调度、指令混合等），并进行优化。 3与编译器/运行时团队协作，将算子工程化为库、模块或 SDK，使上层算法/模型可复用高性能算子。 对算子在训练与推理场景中的性能、兼容性、稳定性进行验证（包括 FP32/FP16/INT8/FP8 等精度、混合精度、量化支持）。 4配合 硬件/平台团队完成 GPU 的 bring-up、调优、资源调度、异构融合（如 GPU+CPU、GPU+TPU、GPU+FPGA）场景。 5建立并维护算子性能分析、监控、调试工具与流程（如 Nsight 、Perfetto、内存/指令/SM 性能追踪）。 6撰写相关技术规范／文档、参与代码评审、与算法／产品团队沟通需求，确保算子交付质量并推动上线部署。 7跟踪 GPGPU 及深度学习硬件/软件最新技术发展，持续提出改进空间与创新方向。 岗位要求 1计算机科学、电子工程、微电子、物理等相关专业本科及以上学历，具备扎实算法、数据结构与并行计算基础。8年以上工作经验。 2扎实的 C／C++ 编程能力；熟练使用 CUDA、HIP、OpenCL 中至少一种，并对 GPGPU 编程模型（线程块 block、Warp 、共享内存、全局内存、异步 DMA、流 stream 等）有深入理解。 3熟悉 GPU 硬件架构（如 SM/Streaming Multiprocessor、Warp 调度、内存层次结构、纹理单元、张量核等）及其对算子性能的影响。 4具备算子级别的性能分析与优化经验：包括内存带宽利用率、计算单元利用率、指令吞吐、延迟遮蔽、内存访问对齐、线程/块维度调优等。 5熟悉常见深度学习框架（如 PyTorch、TensorFlow、JAX）或算子库 (CuDNN、CUTLASS、Triton) 的使用与原理，能够与算法团队合作将算子工程化。 6能够撰写清晰的技术文档、进行代码复审，有良好的跨团队沟通能力与问题解决能力。

工作地址：深圳、上海、西安、成都、南京、北京。 Job Description: 1Design the overall architecture of our cloud-inference super-node & cluster, includingmulti-chip interconnection (e.g., NVLink-like protocols), memory-subsystem design(such as VRAM, memory, SSD),and network topology(Ethernet/InfiniBand)Optimize system-level performance, latency, and scalability to support large-scaleLLM deployment(scale-up&scale-out). 2Collaborate with chip architects andmechanical engineers to ensure thermal, power, and form-factor compliance withstandards. Drive system prototyping and validation with top internetdata-centercustomers。 任职资格 Requirements: 18+ years of experience in high-performance computing (HPC)or data-center，system-architecture design. 2Deep expertise in multi-GPU/chip interconnect technologies, memory-subsystemdesign, and data-center network protocols.Familiarity with cloud-inference cluster deployment and large-scale AI-systemoptimization(especially scale-up). 3Ability to balance system-level trade-offs between performance, cost, and reliability.

工作地址：深圳、上海、西安、成都、南京、北京。 Job Description: 1Design the overall architecture of our cloud-inference super-node & cluster, includingmulti-chip interconnection (e.g., NVLink-like protocols), memory-subsystem design(such as VRAM, memory, SSD),and network topology(Ethernet/InfiniBand)Optimize system-level performance, latency, and scalability to support large-scaleLLM deployment(scale-up&scale-out). 2Collaborate with chip architects andmechanical engineers to ensure thermal, power, and form-factor compliance withstandards. Drive system prototyping and validation with top internetdata-centercustomers。 任职资格 Requirements: 18+ years of experience in high-performance computing (HPC)or data-center，system-architecture design. 2Deep expertise in multi-GPU/chip interconnect technologies, memory-subsystemdesign, and data-center network protocols.Familiarity with cloud-inference cluster deployment and large-scale AI-systemoptimization(especially scale-up). 3Ability to balance system-level trade-offs between performance, cost, and reliability.

工作地点：西安, 深圳, 上海、成都、南京 热招方向：调度、存储-mmu、CUDA Core、Tensor Core、Profiling&Debug 工作职责 1. 负责 GPGPU 各子系统的 RTL 设计与优化，涵盖 调度控制、计算执行、存储体系与片上互联 等方向； 2. 基于架构规格完成模块设计、接口定义、时序约束与性能优化； 3. 分析关键路径与瓶颈，提出结构或数据通路改进方案； 4. 与架构、建模、验证、后端团队协作，确保设计功能正确、性能达标。 任职资格 1. 微电子、计算机体系结构或相关专业，硕士及以上学历； 2. 精通 Verilog/SystemVerilog，具备模块级 RTL 设计与调试经验； 3. 理解 GPU 架构，熟悉执行模型、调度、存储与互联机制； 4. 熟悉时序优化、功耗分析及综合流程，掌握主流 EDA 工具（VCS、Verdi、DC 等）； 5. 具备良好的代码规范、问题分析与跨团队协作能力。

岗位职责： 1、负责AI芯片的架构定义，包括计算单元、内存系统、互连架构、功耗管理模块等核心模块的设计 2、针对Transformer、CNN等主流AI大模型模型的特点，优化处理器指令集、数据流和并行计算能力; 3、与算法团队紧密合作，分析AI模型的计算模式与瓶颈，提出硬件架构的定制化解决方案; 4、跟踪AI芯片、云端推理服务、大模型推理加速等领域的前沿技术，提前布局技术方向。 任职资格： 1、计算机科学、电子工程、微电子等相关专业硕士及以上学历，10年以上芯片架构设计经验；同行业的工作经验。 2、精通计算机体系结构，熟悉GPUAI处理器设计原理，有成功流片经验; 3、对云端推理场景的挑战（如多租户资源隔离、动态负载均衡、低精度量化）有深刻理解; 技术能力： 1、精通C/C++/Python，具备架构性能建模经验; 2、熟悉主流工艺节点的物理设计约束，能平衡性能、功耗与成本; 3、具备大规模分布式推理（如千卡集群）的架构设计经验;