上海伯炎人力资源有限公司

职位描述： 从事面向深度学习领域的芯片架构的研发工作，主要工作内容包括： 1. 与硬件同学合作，发现深度学习算法在已有架构上的性能瓶颈，通过软硬件协同的方式探索更好的硬件平台以及软件方案 2. 研发面向分布式架构的任务调度算法 3. 自动优化算子实现以达到更高的硬件利用率和执行性能，包括算子间融合、子图切分等。 4. 参与新架构的编译工具链的开发，研发适合新架构的编译优化pipeline 任职要求： 1. 计算机相关专业，精通C++编程语言，可熟练进行并行编程。3年以上C++开发经验 2. 具备扎实的计算机领域基础知识、熟悉计算机体系结构原理、常用算法及数据结构 3. 熟悉常见分布式调度算法和通信策略，具有相关研究经验 4. 熟悉LLVM/MLIR的代码，具有在上面开发编译优化pass的经验 5. 具有并行编程模型开发经验（CUDA、OpenMP、OpenCL等）、熟悉常用并行优化手段者优先。 6. 具有技术热情、能够快速在新领域进行开拓、对代码的质量及性能有很高的要求。

岗位描述： 1. 基于新一代并行计算架构、RISC-V通用计算架构，设计、开发和优化底层算子库，以提升底层芯片的执行性能。 2. 研究和探索自然语言处理大模型、扩散模型等流行深度学习算法在新一代计算架构芯片上的优化算法，通过算法改进和硬件优化实现更高的算法性能。 3. 持续关注并追踪学术成果和前沿技术，尤其关注自然语言处理、图学习、时序预测等领域的算法论文，通过对业务需求的理解，推进并行计算架构在深度学习领域的应用。 任职要求： 1. 具备极佳的工程实现能力，熟悉C/C++、Python等常用开发语言。熟悉主流的深度学习平台，如tensorflow、pytorch、mxnet等，具备实际项目开发经验。 2. 深入了解常见的大模型算法与模型，如GPT、BERT等，能够理解其原理和优化方法，并具备相应的实践经验。 3. 具备在CPU或GPU上实现和优化高性能算子库的开发经验。 4. 具备良好的团队合作精神，能够有效地与团队成员合作，共同完成项目任务。同时，具备较强的沟通能力，能够清晰地表达自己的想法和观点。

工作职责 该职位负责设计和实现针对异构计算平台的编译器架构。具体包括以下一到多项： ● 设计和开发高性能的编译器框架，支持多种异构计算设备（如CPU、GPU、DSP、DSA等）； ● 负责编译器前端、中端、后端的设计和优化，包括但不限于代码生成、寄存器分配、指令调度等； ● 参与编程模型和编程语言的设计和开发工作； ● 研发编译器工具链（包括但不限于compiler, code generator, un/assembler, linker, sanitizer等）； ● 与硬件架构团队紧密合作，参与异构计算平台的体系架构设计和优化； 职位要求： ● 计算机科学或电子工程学硕士毕业，10年以上编译器开发经验； ● 熟悉LLVM, GCC等现代编译器框架，有相关开发经验； ● 精通计算机处理器概念和体系结构以及相应的软件栈（Linux操作系统，驱动，编译器等）； ● 有高性能计算和并行计算优化经验，熟悉相关算法和优化技巧。 ● 熟练掌握C/C++，有良好的算法和数据结构基础； ● 深入理解编译器理论与开发，有丰富的编译器架构设计经验； ● 熟悉软件开发、验证、发布和管理流程（如敏捷开发，缺陷管理，CI/CD概念等）； ● 良好的英语听说读写能力，能够阅读和撰写技术文档。 加分项： ● 熟悉CUDA编译器以及SIMT程序优化相关经验； ● 熟悉NVPTX，RISCV等指令架构； ● 熟悉OpenCL、OneAPI、OpenMP、CUDA、HIP等编程语言以及相关设计经验； ● 有Shader Compiler相关的开发经验； ● 有软硬件体系结构协同设计经验； ● 有MLIR相关开发和优化经验；

Job Description Responsibilities: The candidate is expected to be responsible for following tasks: 1.Participate in SOC full Chip DFT feature and architecture definition 2. Implement SOC DFT function including SCAN, Boundary SCAN, MBIST, Analog Macro test logic 3. Generate DFT related timing constraints and work for timing closure 4. Develop and verify high coverage and cost-effective test patterns for the production test 5.Evaluate and establish the advanced DFT tools and flow Qualifications: 1. 3+ years’s experience for Bachelor or 5+ years for Master in DFT design and verification, test pattern development 2. Good Knowledge of Scan/ATPG, MBIST and boundary scan and other DFT techniques 3. Good Knowledge of industry DFT tools like DFTMax, TetraMax ,TestKompress, FastScan, Tessent Mbist, SMS etc 4. Good knowledge of digital SoC/ASIC design, including STA, verification and RTL coding 5. Proficient in hardware description languages such as Verilog, System Verilog and VHDL 6. Good Knowledge of script language, such as Tcl, Python, Perl 7. Good English communication skills 8. Strong commitment to schedule and work quality, good team player 可看4个方向，其中STA和ATPG方向优先度最高 方向1：做过SOC ATPG，必须做过SOC level的，只做过tile的不行 方向2：做过DFT DV，具体是做过HBMphy/PClephy验证或其他DFT验证的人 DFT DV的卖点:SOC DV只懂1-2个ip，DFT DV可以接触到更多ip，更深更广 方向3：做过数字前端STA的，必须5年+，前端STA主要是出constraint(约束)的，后端STA是偏向signoff，不合适。 方向4：MBIST

岗位描述： 1. 负责大模型推理性能的整体优化； 2. 负责推理引擎在 KV cache 压缩，投机采样等领域的优化迭代； 3. 负责推理引擎的量化、转换、压缩及相关工具的开发； 4. 负责推理引擎 Python/C++ 接口的设计与实现； 5. 负责推理引擎中基础设施的实现，如 IR 设计、AI 编译、图优化、内存管理、算子管理、任务调度等； 任职要求： 1. 本科及以上学历，有 AI 工程化项目经验； 2. 熟悉 C++ 编程，了解常用数据结构及算法，了解 Python 编程； 3. 熟悉 PyTorch，能够使用 PyTorch 构建模型推理 pipeline； 4. 熟悉主流推理框架的使用，如 TensorRT、vLLM、TGI 等； 5. 具备持续跟踪和理解前沿推理优化技术的能力；

1、与芯片架构师合作，深刻理解芯片架构和系统需 求; 2、选用合适的内部和外部第三方IP以实现芯片功能 需求; 3、制定计划，协助并review SoC集成团队以按期交付SOC RTL; 4、协助并review SoC验证团队按期完成SOC验证 5、协助并review FPGA团队进行FPGA验证; 6、协助团队提供系统设计用的参考电路设计板并对SOC芯片进行测试以保证其正确性

1、与芯片架构师合作，深刻理解芯片架构和系统需 求; 2、选用合适的内部和外部第三方IP以实现芯片功能 需求; 3、制定计划，协助并review SoC集成团队以按期交付SOC RTL; 4、协助并review SoC验证团队按期完成SOC验证 5、协助并review FPGA团队进行FPGA验证; 6、协助团队提供系统设计用的参考电路设计板并对SOC芯片进行测试以保证其正确性

工作职责 1、负责高端岗位招聘，包括高级管理、研发等岗位； 2、运用国内多种渠道，为公司猎聘具备国际视野的人才； 3、主导面试流程，并通过HR面试对候选人进行综合评估，筛选出符合岗位要求及公司文化价值观的人选； 4、主导或参与招聘相关的人力资源项目的策划，宣传及实施，包括但不限于校招、线下社招、人才测评等。

岗位职责： 1.根据客户的招聘，收集和发掘市场的相关信息，协助顾问寻找合适的候选人 2.完善候选人信息，进而辅助搭建，管理和维护公司人才数据库 3.协助顾问进行相关候选人资料的收集、分类、整理，对简历做初步筛选 4.分析不同职位特点并确定目标公司与人选，通过电话或邮件形式建立联系 5.积极了解目标公司的组织架构及部门情况，为长期搜寻工作做好积累 6.协助顾问或客户经理完成交付 职位要求： 1.对芯片行业充满热情与好奇心，抗压能力强，对个人职业规划有清晰方向 2.本科及以上学历，管理类与工科专业优先（专科优秀者也可考虑） 3.具有逻辑思维，沟通能力与理解能力良好，有长期学习与积累的意识，自我驱动力较强 4.Office软件与工具应用熟练 5.英语良好者优先

招聘渠道的维护和拓展‌：负责维护和拓展招聘渠道，确保能够吸引到合适的候选人。 ‌招聘任务执行‌：独立负责渠道销售部门的招聘任务，确保完成招聘指标。 ‌招聘过程数据分析‌：对招聘过程进行数据分析，不断优化工作流程，提高招聘效率。 ‌候选人筛选和面试安排‌：分析客户职位需求，列出目标公司和候选人；进行电话沟通初步筛选，安排正式面试，并参与面试辅导。 ‌招聘评估和跟踪‌：整理候选人评估报告，跟踪候选人的入职情况，确保招聘目标的达成。 ‌招聘平台管理‌：优化、发布、更新招聘平台的岗位信息，提高招聘效果。 ‌人才市场信息搜集‌：搜集各地区人才市场信息，熟悉各地区人事法规，吸引优秀人才。 ‌招聘制度和流程优化‌：总结招聘流程、方法和技巧，提高招聘效率。 ‌简历库管理‌：建立企业人才简历库，做好简历管理与信息保密工作。

1.了解市场动态,寻找和挖掘业务信息,不断探索行业现状与发展趋势,并能向团队成员分享。 2.负责开发、维护客户; 3.负责客户委托的招聘项目,与客户充分沟通,分析职位需求,深入了解客户职位要求; 4.维护候选人,尽可能为候选人提供相应的职业发展建议;

岗位职责: 1. 基于GPGPU架构的软硬件技术，定义并交付针对目标市场产品，目标市场包括但不限于：人工智能，高性能计算，数字孪生，其他GPGPU的扩展市场； 2. 负责产品从立项到量产发布的端到端管理，具体工作包括但不限于： （1）组建产品团队并明确职责，基于IPD框架定制产品流程及关键里程碑； （2）定义产品度量指标，创建或协助创建MRD，PRD，PRS，SVT等量化标准； （3）主导制定并维护产品主计划，协调各种资源实施PDT的管理工作； （4） 统筹管理产品立项阶段到发布阶段过程中的工作； （5）协调市场、客户支持、研发、采购、质量、财务等团队同步工作来满足关键里程碑实现的要求； （6） 保证产品的整体性，对该产品的成本、进度、质量等方面的控制负责，保证其按期、按质在成本预算合理范围内完成； （7）定期报告产品状态，对产品风险进行管理； （8）根据产品进展情况，召集PDT开发代表召开项目例会及各种阶段性会议，跟进和推动产品的有序实施。 3. 主导所负责产品领域的行业发展预测，协助市场需求量化，竞品策略制定及产品定义、修改。保持产品的市场先进性及与公司发展战略的适配性； 4. 推动市场需求与技术的交叉沟通，团队融合； 5. 支持销售及市场部门的产品推广活动，在各种公开渠道推广公司产品理念及价值； 6. 协助公司有效实施产品管理流程，并IT化。 任职要求： 1. 本科八年以上或硕士五年以上，SW,CS或EE专业； 2. 从事过三年以上人工智能相关软件或复杂芯片开发； 3. 从事过三年以上产品管理工作，有客户合作经验； 4. 了解国内AI及高性能计算头部客户需求，对国内/国际芯片方案供应商有洞察； 5. 具有体系化的产品规划能力，可以着眼于未来提出系列产品方案； 6. 熟悉CUDA, OpenGL/CL体系及CPU/GPU/DPU架构； 7. 自我驱动，善于沟通，有较强的学习能力和团队合作精神。

工作职责 1、参与新一代智能汽车中央计算平台SOC芯片各个子系统的验证环境搭建，开发测试用例 2、理解SOC架构和内部模块功能，设计验证方案和计划 3、编写和调试测试用例，参与全芯片从前仿到后仿验证流程 4、Low Power仿真和门级仿真 5、参与SoC对应外设驱动的编写和Debug 工作要求 1、3-5年SOC验证经验。熟悉SOC验证环境 2、熟练掌握AMBA总线协议，AXI/AHB和APB等 3、熟练掌握Verilog/SystemVerilog/C/C++搭建testbench，熟悉UVM testbench框架。熟练使用VCS/NCSIM/Verdi等仿真工具debug 4、熟悉脚本编程语言，Makefile，Perl或Python 5、熟练的英语听说读写能力 6、工作积极主动，善于思考和规划，良好的团队合作能力和沟通能力，思路清晰，工作严谨 7、微电子/计算机/通信/电信等相关专业，研究生及以上学历 加分项: 1、拥有车载芯片验证经验者 2、熟悉FUSA ASIL B/C/D 验证流程者 3、拥有CPU，GPU，PCIe, Display, DP/eDP，低功耗相关验证经验者 4、拥有手机SOC或其它先进工艺复杂芯片量产经验者 5、拥有FPGA，Emulator全系统逻辑综合及验证经验者