中茵微电子

工作职责： 1. 负责全芯片布局及物理模块划分，从netlist到GDS的物理设计流程，包括PR、STA、PV、PA等工作 2. 负责各个模块形状、利用率的规划及端口摆放 3. 负责芯片的静态时序分析、功耗压降分析及物理验证等 4. 结合系统要求，与数字前端工程师配合完成高质量的物理版图规划，实现前后端的设计收敛和优化 5. 与设计团队合作，在满足各项设计指标的前提下，负责数字面积评估及优化 任职资格： 1. 微电子相关专业，硕士及以上学历 2. 了解从Netlist至GDS的完整设计流程 3. 了解 innovus/ICC2, PT/tempus, lec/formality , starrc/QRC, PTPX/voltus, calibre等相关设计工具的某一套或几种 4. 乐于接受挑战、善于学习 5. 较好的英文读写交流能力 6. 具有创新能力和团队合作精神

工作职责： 1.负责完成从netlist到GDS的数字后端工作，TOP或者block级别，包括PR（place and route），STA（Static timing analysis），PV（physical verification），PA（power Analysis）等工作； 2.和数字前端工程师合作debug timing，sdc，UPF等问题，完成中等难度以上block 级别或者TOP PD工作； 3.pre/post mask eco； 4.与设计团队合作，负责数字面积评估及优化； 任职要求： 1.微电子相关专业，本科及以上学历； 2.熟练使用 innovus/ICC2, PT/tempus, lec/formality , starrc/QRC, PTPX/voltus, calibre等相关设计工具的某一套或几种； 3.具有14nm以下工艺芯片成功tapout经验者优先，具有低功耗设计芯片工作经验者优先； 4.具有TOP PnR工作经验经验者优先；（ top level partition, bump assignment, RDL routing, ESD plan, feedthrough inserting, pin assignment…etc）； 5.具有TOP STA 经验者优先； 6.具有PCIE , DDR 等高速接口PnR经验者优先； 7.较好的英文读写交流能力； 8.具有创新能力和团队合作精神。

工作职责： 职责范围： 1.参与流程框架设计与开发： 参与公司内部流程框架spec 制定和详细设计、开发与维护， 流程规范制定，并持续优化改进，以提升设计效率和质量。根据业务需求，对现有流程框架进行功能增强，实现自动化和智能化。 2.Flow开发与维护： 响应用户和项目组提出的流程改进需求，进行代码改造和维护，参与解决实际问题. 过程中遵循QA 流程, 确保高质量交付 3.技术支持与协作： 辅助中后端flow设计, 包括但不限于SYN, DFT, LEC, CLP, PR, PA, PV, STA等环节。为项目团队提供流程相关的技术支持，解决使用过程中遇到的问题。 任职资格： 1. 技术技能： 熟悉Linux/Unix操作系统，精通常用命令和脚本语言（如Python、Tcl）, 熟悉Perl； 了解一般芯片后端设计流程，熟悉SYN, DFT, LEC, CLP, PR, PA, PV, STA等环节的原理和工具； 具备良好的软件开发能力，协同开发能力, 熟悉版本控制工具（如Git/SVN）； 2. 经验要求： 2年及以上Python开发经验； 1年及以上芯片中后端设计或流程开发经验，有完整项目经验者优先； 3. 具备以下经验者优先： 熟悉业界主流的EDA工具和流程； 参与过芯片中后端设计项目； 有Library / PDK管理系统开发经验； 有QA系统开发经验。

岗位职责 1.负责全芯片的测试计划和测试结构定义 2.从事DFT设计流程改进、DFT的实验和验证，包括MBIST\SACN\boundary scan 3.负责DFT相关的形成验证及时序约束，并协助后端完成DFT相关时序收敛，功耗分析，压降分析 4.芯片Bringup 岗位要求 1.认真细致的工作态度，勇于承担责任，具备深入学习的能力，硕士学历，5年以上工作经验 2.熟练掌握verilog语言，有一定的Verification基础 3.熟练使用LINUX工作环境 4.至少精通以下一项能力，具有一定的独立完成能力Scan chain insertion ,Scan ATPG及验证，MBIST生成及验证，Boundary scan生成及验证 5.能熟练使用Mentor ATPG tool 或Synopsys DC dft insertion Tool或者其他相关的DFT tool 6.有下列知识或者相关经验优先：芯片bring up;DFT 静态时序分析;脚本能力，例如Perl,TCL,Python

工作职责： 工作职责： 1、负责模块或系统级验证； 2、负责验证方案和策略的制定，验证feature提取，并进行评审； 3、负责验证环境搭建，验证用例开发以及验证执行； 4、负责验证过程中的问题定位和追踪，与设计配合解决问题； 5、负责覆盖率收集及分析，验证质量活动，保证验证的完备性； 6、输出验证过程中的评审文档，以及质量活动文档； 7、负责或参与验证效率提升工具的开发。 任职资格： 职位要求: 1、本科及以上学历，微电子、集成电路等相关专业； 2、熟练掌握C语言，Verilog，SystemVerilog，Python等脚本语言； 3、熟练使用vcs、verdi等开发工具； 4、工作认真仔细，责任心强，质量意识好，有良好的沟通能力和团队协作精神； 5、具备数字电路基础，有设计、验证经验者优先。 工作地点：成都、北京、南京

岗位描述： 1. 负责接口类PHY IP的模拟电路微架构设计和实现; 2. 负责接口类PHY IP的模拟电路的开发和交付，达到相应PPA指标； 3. 参与市场竞争分析、路线图规划及产品定义； 4. 协助版图团队完成PHY IP的物理实现，时序收敛； 5. 协助测试片的设计实现、封装设计、测试板设计、硅后Bring Up及测试 相关工作； 招聘要求： 1. 微电子相关专业硕士学位； 2. 有下列模拟混合信号电路设计的知识或相关经验优先，包括带隙、偏置电路、LDO稳压器、放大器、比较器、开关电容电路、ADC、DAC、振荡器、滤波器、TX/RX均衡技术和电路； 3. 了解常见的高速接口协议（如PCIE、USB、SATA、DDR 和 LPDDR等）； 4. 乐于学习，具备较强的学习自驱力和创新能力； 5. 良好的英文读写交流能力； 6. 积极主动、责任心强，有良好的沟通能力和团队合作精神。

工作职责： 1、参与IP模块或SoC数字设计，根据设计需求，确定设计方案，并负责 RTL 实现； 2、配合验证团队完成 IP、芯片验证相关工作； 3、配合或参与 FPGA 验证； 4、模块级时序约束、综合、STA 检查等； 5、配合后端团队完成芯片实现相关工作； 6、撰写文档，协助软件验证人员解决设计问题。 任职资格： 1、本科及以上学历，微电子、电子工程、集成电路 、通信工程等相关专业; 2、具有扎实的数字电路理论基础，具备一定Verilog代码编写和综合经验； 3、熟悉 ASIC 设计流程及 EDA 工具； 4、有学习新的相关技术和工具的热情，有较强的逻辑思维能力，有一定的英语能力； 5、做事严谨，积极主动，责任心强，良好的价值观，良好的沟通能力和团队协作精神； 6、熟悉 CPU、Cache 架构和指令体系，熟悉编译器原理，熟悉总线、DMA、外设等优先; 7、熟悉Python、Perl、Tcl等脚本者优先

工作职责： 1.负责SoC芯片中端流程, 包括综合，形式验证，以及静态时序分析等 2.负责各个模块和Top SDC的生成、检查和完善， 以确保Timing Signoff安全 3.负责低功耗设计实现, UPF生成，MVRC Check，功耗分析等 4.负责验收前端设计RTL Code质量，完成CDC/RDC check以及Review 其他设计交付件等工作 5.与前端及后端工程师合作, 完成PPA性能优化 6.部分DFT工作 任职资格： 1.硕士及以上学历，电子相关专业，熟悉ASIC设计 2.5年以上STA,Synthesis,formal工作经验，熟悉低功耗设计流程 3.熟练使用Synopsys或Cadence工具如DC,Formality,Genus,PT,VCLP,Spyglass等 4.能够熟练使用Perl/Tcl/Shell/Phython脚本编程 5.对SOC有较深的理解，有高速接口IP中端设计或者DFT经验尤佳

工作职责： 1.流程框架设计与开发： 负责公司内部流程框架spec 制定和详细设计、开发与维护 制定详细的流程规范（spec），并持续优化改进，以提升设计效率和质量 根据业务需求，对现有流程框架进行功能增强，实现自动化和智能化 2.代码开发与维护： 响应用户和项目组提出的流程改进需求，进行代码改造和维护，解决实际问题 负责历史数据备份、资源监控、流程加密等关键功能的设计与实现，确保数据的安全性和流程的稳定性 3.流程质量保证（QA）： 建立和遵循必要的QA流程，确保代码的正确性和稳定性 4.系统开发与辅助： 辅助完善制定library 管理监控系统spec, 开发完善library 管理监控系统 辅助完善制定内部QA 系统spec, 开发完善该系统 5.技术支持与协作： 辅助中后端flow设计, 包括但不限于SYN, DFT, LEC, CLP, PR, PA, PV, STA等环节。为项目团队提供流程相关的技术支持，解决使用过程中遇到的问题 与其他团队成员紧密合作，共同推进项目进展 任职资格： 1.计算机科学、电子工程、微电子相关专业，硕士及以上学历 2.熟悉Linux/Unix操作系统，精通常用命令和脚本语言（如Python、Tcl）, 熟悉Perl 3.了解一般芯片后端设计流程，熟悉SYN, DFT, LEC, CLP, PR, PA, PV, STA等环节的原理和工具 4.了解业界主流的EDA工具和流程，有Library / PDK管理系统、QA系统开发经验者优先 5.参与过芯片中后端设计项目者优先 6.认真细致的工作态度，勇于承担责任，具备深入学习的能力 7.较好的英文读写交流能力 8.具有创新能力和团队合作精神

工作职责 1、负责芯片设计相关techfile/pdk的安装和维护 2、日常支持模拟设计流程和工具遇到的问题 3、负责模拟std/io/ip k库（timing lib)工作 4、根据需求开发自动化流程脚本 任职资格 1、本科学位及以上，电子/微电子专业毕业，3年左右CAD 经验； 2、熟悉模拟std cell/io/ip k库流程的优先考虑； 3、熟悉模拟设计流程及设计仿真相关的 EDA 工具，三年左右相关工作经验； 4、较强的编程（shell/TCL/python/perl/skill）能力； 5、具有良好的沟通能力、分析问题能力、以及团队合作意识

工作要求： 1. GPIO电路设计 o 在先进FinFET工艺上设计GPIO的单元库电路，包含GPIO多电压域支持，不同驱动强度， 优化时序参数（如上升/下降时间、传播延迟）和噪声容限（如回滞电 压），确保信号完整性。 负责具体执行实现低功耗设计（动态/静态功耗优化），适应物联网/移动设备需。设计ESD的电路来满足高标准的ESDIO； 2. 指导版图设计与验证 o 指导版图工程师完成高密度版图，优化 ESD 保护结构布 局（如双二极管、 RC-Clamp），配合与 Foundry 协作，确保设计通过可靠性验证（EM/IR 、 Latch-up）； 3. 协同与文档 o 协助 提供 IP 集成规范（时序模型、Liberty文件）及仿真验证报告（SPICE/Verilog）； o 支持封装团队解决信号完整性（SI/PI）及焊盘布局（Pad Ring）问题； o 协助模型团队提供各种库文件模型（.lib/Verilog/IBIS等）； ４. 协助测试团队并负责测试内容： o 测试方案的制定，包含制定 ATE（Automatic Test Equipment）测试计划，覆盖功能、时序、漏电流及 ESD 性能。 以及DFT，BIST和JTAG的测试 ； o 协助执行执行晶圆级（Wafer Sort）和成品测试（Final Test），分析 Shmoo 图以优化工艺窗口。 帮助识别设计缺陷（如闩锁效应、漏电路径），提供反馈迭代设计； o协助具体执行 HTOL（高温寿命测试）、TCT（温度循环测试）及 ESD HBM/CDM 达标测试（如 AEC-Q100 Grade 1）。 任职要求： 1. 电子工程、微电子、集成电路设计等相关专业本科及以上学历，7年以上相关工作经验，熟悉CMOS工艺及先进工艺（如FinFET）特性，具备与代工厂合作经验； 2. 专业技能：具备多电压域（如1.8V/3.3V）和可配置驱动强度GPIO架构设计经验，具备时序优化能力，熟悉低功耗设计方法； 3. 具备全芯片级ESD防护网络设计经验（如Power Clamp、Rail-based保护），熟悉ESD器件结构（如GGNMOS、SCR）优化； 4. 熟练使用仿真工具（如SPICE、Verilog-A），能够执行TLP和VF-TLP仿真，验证ESD防护等级。具备失效分析能力，能够通过FIB、EMMI等工具定位ESD失效点并改进设计； 5. 熟悉JEDEC（如JESD22-A114）、IEC 61000-4-2等ESD相关标准，确保设计合规； 6. 熟悉可测性电路设计（DFT）并具备ATE测试计划制定经验，具备晶圆级（Wafer Sort）和成品测试（Final Test）经验。

工作职责： 负责SerDes中使用的AMS电路的设计/移植和开发，包括不同电路拓扑的评估； 从事架构、高速串行和并行接口设计、定义规格和实施模块，如RX/TX电路包括CTLE、AGC、DFE、高速串行器、反串行器，和时钟电路包括PLL、DLL、PI、偏置电路和调节器； 定义测试、验证、QA计划并执行设计审查； 与版图设计师合作并实现IP产品化。 任职要求： - 电子工程相关专业，硕士毕业5年以上工作经验，博士毕业3年以上工作经验； - 在设计模拟混合信号电路块方面有扎实的理解和经验，包括带隙、偏置电路、LDO稳压器、放大器、比较器、开关电容电路、ADC、DAC、振荡器、滤波器、Tx/Rx均衡技术和电路，如去加重、CTLE、DFE、CDR架构和实现，高速数字电路（序列化器、反序列化器、计数器、除法器等）； - 了解常见的高速接口协议（如PCIe、USB、SATA、DDR和LPDDR等)； - 对模拟混合信号设计有深入的了解，在低至3nm的先进工艺、FinFet、SOI和体硅CMOS中具有高速串行和并行电路的经验； - 具有丰富的Cadence Virtuoso、Calibre、Hspice/Spectre和静态时序分析工具（如Nanotime）使用经验； - 构建verilogA/AMS行为模型，在matlab/C/Python中对模拟回路建模； - 对ESD需求有深入的了解； - 具有出色的解决客户问题和及时交付结果的能力。

职责描述：  客户需求分析与技术方案制定： ­ 与客户深入讨论其应用场景和SoC设计需求，捕捉并理解客户对接口IP的技术要求； ­ 与公司内部研发团队（BU）合作，制定满足客户需求的IP技术方案，并根据IP特性优化客户的芯片微架构。  销售支持与客户关系管理： ­ 与销售团队紧密合作，参与客户拜访、技术演示和产品展示，提供强有力的技术支持，帮助销售团队赢得客户订单； ­ 为客户和销售团队提供技术培训，确保客户及销售团队对公司的IP产品及解决方案有充分的理解和信心； ­ 管理现有客户和潜在客户的技术支持需求，确保客户在售前阶段获得高质量的技术支持，提升客户满意度。  技术支持与客户成功： ­ 在客户使用我司IP的过程中，提供直接的技术支持和协助，确保客户能够成功集成和使用相应的IP产品； ­ 跨部门协作，与研发及其他各团队合作，确保为客户提供全面的技术支持和服务。  技术研究与产品更新： ­ 持续研究高速接口协议（如LPDDR，UCIE，HBM，PCIE，D2D，Serdes、MIPI等）的最新发展，参加IP产品更新培训和技术会议； ­ 及时学习、理解诸如3DIC、Chiplet等热点技术及HPC、AI、智能汽车等行业应用，深化对SOC架构及接口IP的专业知识，确保能够为客户提供最新的技术解决方案。 任职要求：  电子工程、微电子或相关专业的学士学位（硕士学位优先）。  3年以上芯片设计或5年以上高速接口IP技术支持经验，具备基于IP的SoC设计经验和实际流片经验者优先。  具备一种或多种高速接口（如LPDDR、HBM、UCIE、PCIe、和多协议Serdes）的设计、集成或验证经验。  具备客户互动相关经验，能够与客户进行高效的技术沟通，理解并解决客户的技术问题。  具备出色的中英文书面和口头沟通能力。  具备与销售团队紧密合作的经验，能够为销售团队提供强有力的技术支持，帮助赢得客户订单。  具备跨部门协作的能力，能够与其他产品线团队合作，确保为客户提供全面的技术支持。  具备HPC、AI、5G移动和智能汽车领域的技术或相关SOC架构知识者优先。  熟悉3DIC、Chiplet芯片架构及IP需求者优先  具备流片经验，熟悉告诉接口IP集成及芯片设计流程者优先。  具备良好的客户关系管理能力，能够建立并维护长期客户关系者优先。

工作职责：  客户需求分析与技术方案制定： ­ 与客户深入讨论其应用场景和SoC设计需求，捕捉并理解客户对接口IP的技术要求； ­ 与公司内部研发团队（BU）合作，制定满足客户需求的IP技术方案，并根据IP特性优化客户的芯片微架构。  销售支持与客户关系管理： ­ 与销售团队紧密合作，参与客户拜访、技术演示和产品展示，提供强有力的技术支持，帮助销售团队赢得客户订单； ­ 为客户和销售团队提供技术培训，确保客户及销售团队对公司的IP产品及解决方案有充分的理解和信心； ­ 管理现有客户和潜在客户的技术支持需求，确保客户在售前阶段获得高质量的技术支持，提升客户满意度。  技术支持与客户成功： ­ 在客户使用我司IP的过程中，提供直接的技术支持和协助，确保客户能够成功集成和使用相应的IP产品； ­ 跨部门协作，与研发及其他各团队合作，确保为客户提供全面的技术支持和服务。  技术研究与产品更新： ­ 持续研究高速接口协议（如LPDDR，UCIE，HBM，PCIE，D2D，Serdes、MIPI等）的最新发展，参加IP产品更新培训和技术会议； ­ 及时学习、理解诸如3DIC、Chiplet等热点技术及HPC、AI、智能汽车等行业应用，深化对SOC架构及接口IP的专业知识，确保能够为客户提供最新的技术解决方案。 任职资格：  电子工程、微电子或相关专业的学士学位（硕士学位优先）。  3年以上芯片设计或5年以上高速接口IP技术支持经验，具备基于IP的SoC设计经验和实际流片经验者优先。  具备一种或多种高速接口（如LPDDR、HBM、UCIE、PCIe、和多协议Serdes）的设计、集成或验证经验。  具备客户互动相关经验，能够与客户进行高效的技术沟通，理解并解决客户的技术问题。  具备出色的中英文书面和口头沟通能力。  具备与销售团队紧密合作的经验，能够为销售团队提供强有力的技术支持，帮助赢得客户订单。  具备跨部门协作的能力，能够与其他产品线团队合作，确保为客户提供全面的技术支持。  具备HPC、AI、5G移动和智能汽车领域的技术或相关SOC架构知识者优先。  熟悉3DIC、Chiplet芯片架构及IP需求者优先  具备流片经验，熟悉告诉接口IP集成及芯片设计流程者优先。  具备良好的客户关系管理能力，能够建立并维护长期客户关系者优先。

岗位职责： - 负责前沿工艺和规格 LPDDR4/5, HBM 及其他高速存储接口PHY IP进行模块级规格制定及电路设计仿真等； - 负责Chiplet接口模块级规格制定及电路设计仿真； - 与版图设计工程师进行协作并指导关键电路的版图设计； - 支持封装工程师进行先进封装设计及SI/PI仿真； - 支持硬件和测试工程师进行PCB设计及IP的bringup和debug； - 针对SoC架构需求对系统和性能需求进行分析并提供相应的解决方案。 任职要求： - 电子类硕士毕业5年以上的电路设计经验，3年以上的DDR PHY设计经验。具备高速Serdes设计经验者优先； - 深入理解DDR等高速存储接口协议。对其他Serdes协议理解者优先； - 对高速电路版图的要点有深入理解，包括寄生效应，串扰隔离、供电和偏置分布等； - 对设计环境和EDA经验丰富，包括设计，仿真，混仿，EM等。具备FinFet设计经验者优先； - 熟悉电磁结构的理论和实践方面，包括传输线、螺旋电感、谐振电路等； - 具备较好的自驱力及团队协作能力。