数字芯片后端设计工程师75k-85k · 15薪
北京本科及以上3-5年DDR/PCIESOC 物理设计
岗位职责:
1、作为后端核心团队成员,负责超复杂SOC芯片的全流程物理设计,涵盖从网表(Netlist)到最终流片(Tapeout)的完整落地,主打先进工艺芯片项目。
2、提前对接前端设计团队,深度理解芯片整体架构,在项目前期介入,主导芯片物理设计相关规划,规避后期设计风险。
3、负责后端设计自动化建设,独立搭建、优化、迭代时序设计工具与设计流程,持续提升后端设计效率和流程稳定性。
4、负责芯片顶层规划、模块分区布局、整体布局布线(P&R)、时序收敛以及物理验证收尾(Sign off)等核心全流程工作,保障芯片顺利交付流片。
任职要求:
1、本科/硕士学历,电子工程、集成电路、微电子等相关专业;
2、3年以上数字芯片后端物理设计经验,有深亚微米工艺芯片成功流片经验,有大规模SOC大芯片项目经验优先;
3、精通顶层/模块级后端物理设计,熟练掌握布局规划、时钟树、电源网络规划、时序收敛、物理及电气验证等核心技能;
4、熟练使用行业主流后端EDA工具,吃透工具核心能力及底层算法,可独立解决后端各类设计问题;
5、具备良好的沟通协作能力,可高效对接前后端团队推进项目;
6、必备Python脚本能力,熟悉TCL、Makefile者优先,可独立写脚本提升设计效率。
加分项:
1、熟悉超深亚微米工艺下的综合、布局布线、功耗收尾全流程工具与方法;
2、有DDR、PCIE高速接口相关后端设计经验;
3、具备16nm及以下先进工艺项目研发与流片经验;
4、有大型SOC芯片完整后端落地经验,熟悉大芯片时序、功耗、物理收敛难点。
岗位优势:
1.核心大SOC芯片项目,无小芯片碎片化需求,技术沉淀扎实,职业竞争力强。
2.覆盖先进工艺研发,紧跟行业主流技术,成长空间大。
3.团队技术氛围纯粹,大牛多、内耗少,薪资对标行业高水平。
工作地点:
北京市-海淀区, 广东-深圳市, 上海市-浦东新区